多功能数字钟设计.doc

EDAEDA 设计 二 设计 二 多功能数字钟设计多功能数字钟设计 姓名 姓名 学号 学号 院系 电光学院院系 电光学院 指导老师 指导老师 完成时间 完成时间 20122012 2 目录目录 摘要摘要 3 一 实验设计内容及要求一 实验设计内容及要求 4 1 内容 4 2 设计基本要求 4 3 设计提高部分 4 二 设计方案二 设计方案 5 三 子模块电路设计三 子模块电路设计 6 1 分频模块 6 1 2 分频电路 6 2 24 分频电路 7 3 48 分频电路 8 4 1000 分频电路 9 2 计时模块 10 1 秒计时电路 11 2 分计时电路 13 3 时计时电路 14 3 译码显示模块 15 4 控制模块 17 1 清零电路 18 2 保持电路 18 3 校分校时电路 18 四 提高部分设计四 提高部分设计 19 1 整点报时电路 19 2 星期显示电路 21 五 五 调试以及编程下载调试以及编程下载 21 六 实验中遇到问题及解决方法六 实验中遇到问题及解决方法 22 七 实验收获与体会七 实验收获与体会 23 八 参考文献八 参考文献 24 3 摘要摘要 本实验借助于 Quartus 7 0 软件设计一个多功能的数字时钟 具有 24 小时计时 保持 清零 校分校时等基本功能 并在此基础上添 加了星期显示 校星期 整点报时 动态显示等附加功能 并利用 Quartus 进行相应的设计 仿真 调试 最后下载到 SmartSOPC 实 验系统上验证设计的正确性 关键词 多功能数字时钟 Quartus 计时 星期显示 整点报时 动态显示 SmartSOPC ABSTRACTABSTRACT ThisThis experimentexperiment isis toto designdesign a a multifunctionalmultifunctional digitaldigital clockclock withwith quartus Thequartus The multifunctionalmultifunctional digitaldigital clockclock hashas varitiesvarities ofof thethe functionsfunctions likelike 24 hour24 hour timer timer keeping clearing adjustingkeeping clearing adjusting timetime It It alsoalso includesincludes additionaladditional functionsfunctions suchsuch asas weekweek display display chimechime onon integralintegral hourhour dynamic dynamic displaydisplay andand soso on on wewe designeddesigned andand simulatedsimulated withwith Quartus andQuartus and finallyfinally downloadeddownloaded it it toto thethe experimentexperiment platformplatform toto test test KeyKey words multifunctionalwords multifunctional digitaldigital clock qQuartus timer week chimeclock qQuartus timer week chime onon integralintegral hour hour dynamicdynamic display SmartSOPC display SmartSOPC 4 多功能数字钟设计多功能数字钟设计 一 实验设计内容及要求一 实验设计内容及要求 1 内容 内容 利用 QuartusII 软件设计一个数字钟 并下载到 SmartSOPC 实验系 统中 可以完成 00 00 00 到 23 59 59 的计时功能 并在控制电路的 作用下具有保持 清零 快速校时 快速校分 整点报时等功能 2 设计基本要求 设计基本要求 1 能进行正常的时 分 秒计时功能 最大计时显示 23 小时 59 分 59 秒 2 分别由六个数码管显示时分秒的计时 3 K1 是系统的使能开关 K1 0 正常工作 K1 1 时钟保持不变 4 K2 是系统的清零开关 K2 0 正常工作 K2 1 时钟的分 秒全清 零 5 在数字钟正常工作时可以对数字钟进行快速校时和校分 K3 是 系统的校分开关 K3 0 正常工作 K3 1 时可以快速校分 K4 是系统 的校时开关 K4 0 正常工作 K4 1 时可以快速校时 3 设计提高部分 设计提高部分 1 时钟具有整点报时功能 当时钟计到 59 51 时开始报时 在 5 59 51 59 53 59 55 59 57 时报时频率为 512Hz 59 59 时报时频率为 1KHz 2 星期显示 星期显示功能是在数字钟界面显示星期 到计时到 24 小时时 星期上显示的数据进一位 二 设计方案二 设计方案 数字钟的原理框图如图 1 所示 主要由计时电路 脉冲发生电 路 较分电路 清零电路 译码显示电路和报时电路组成 计时电 路在脉冲电路的作用下 产生 24 小时的计时 同时较分电路控制计 时电路中的使能端进行较分 而清零电路则控制计时电路的清零端 实现时钟的清零功能 最终将计时电路的输出数据输入到译码显示 电路实现时钟的显示 另外将计时电路的输出数据输入到报时电路 中 完成报时功能 计时电路 校分校时电路 脉冲发生电路 译码显示电路 报时电路 清零电路 6 三 子模块电路设计三 子模块电路设计 1 分频模块 分频模块 1 2 分频电路分频电路 2 分频电路是通过将 D 触发器的端与 D 端接在一起就可以从 Q 端得 Q 到触发器信号的 2 分频信号 电路图如下 波形图如下 48MHZ1000 分频48 分频 24 分频 1000 分频 1000 分频 2 分频 2HZ 1HZ 1kHZ 500HZ 7 封装模块 2 24 分频电路分频电路 24 分频器可由模为 24 的计数器构成 由最高位输出即可得输入信 号的 24 分频信号 模 24 计数器由两片 74160 通过反馈置数法构成 图中 sco 和 mco 是计时模块小时计数调用模 24 所用 分频电路中 直接置 1 电路图如下 8 波形图 封装模块 3 48 分频电路分频电路 48 分频器可由模为 48 的计数器构成 由最高位输出即可得输入信 号的 48 分频信号 模 48 计数器由两片 74160 通过反馈置数法构成 电路图如下 9 波形图如下 封装模块 4 1000 分频电路分频电路 1000 分频器可由模为 1000 的计数器构成 由最高位输出即可得输 入信号的 1000 分频信号 模 48 计数器由三片片 74160 直接串联构 成 电路图如下 10 封装模块 分频模块总电路 2 计时模块 计时模块 计时电路由一个模 24 计数器和两个模 60 计数器构成 分别代表时 分 秒各位 基本原理是 将秒位的置位端 LDN 作为分位的使能端 11 将分位的置位端 LDN 作为时位的使能端 高低位之间采用同步的时 钟 时钟频率为 1Hz 的脉冲信号 特别要注意的是由于小时跳转时 要达到 59 分 59 秒故在反馈置数是条件中要同时包含分位与个位的 进位 同时留下使能端与清零端接口给清零保持模块使用 电路图 1 秒计时电路 秒计时电路 由模 60 计数器构成 通过两片 74160 通过反馈置零法构成模 60 计 数器 当秒计时至 59 秒的时候由四与非门输出一个低电平将秒个位 及秒十位置零 同时将此低电平作为进位信号传递给分个位 电路 图如下 12 波形图如下 封装模块 13 2 分计时电路 分计时电路 由模 60 计数器构成 通过两片 74160 通过反馈清零法构成模 60 计 数器 与秒计时电路不同的是反馈部分加入了秒计时电路进位端 电路图如下 波形图同秒计时电路波形图 封装模块 14 3 时计时电路 时计时电路 由模 24 计数器构成 要注意的是要使进位信号设计在 23 时置零进 位 必须得等到秒与分信号都计时到 59 时才能进位清零 所以反馈 信号的输入端还要添加秒和分计时模块的进位信号 电路图如下 波形图 15 封装模块 3 译码显示模块 译码显示模块 译码显示电路原理框图如下 显示电路主要有 24 选 4 的数据选择器 计数器 74138 译码器 7447 显示译码器组成 由于要求是动态显示 需要以足够高的频率 来分别显示时钟的时位 分位和秒位 计数器的作用是驱动 24 选 4 的数据选择器分别选择时钟的时位 分位和秒位送给显示译码器 16 7447 去驱动数码管发光 同时又要通过译码器 74138 来选择使用哪 个数码管显示时钟的时位 分位和秒位 由于时 分 秒每个都需 要两个数码管来显示 所以计数器应该为模 6 的计数器 24 选 4 的 计数器可由 3 个 74157 组成 其中每个 74157 的相同的输出相或后 充当新的输出 实际的电路图如下 其中 24 选 4 电路如下 17 4 控制模块控制模块 控制模块由清零 保持 校分校时三个子模块构成电路图如下 18 1 清零电路清零电路 清零电路比较简单 通过开关直接接到计时电路中秒计时 分计时 以及时计时的清零端口 通过开关 上图的 K2 为清零开关 的闭 合 来决定是否清零 2 保持电路 保持电路 保持电路与清零电路类似 都是通过开关 只是保持电路控制的是 电路中的使能端 直接接到秒计数起的使能端进控制 上图的 K1 为保持开关 3 校分校时电路 校分校时电路 校分校时电路类似 均相当于一个二选一电路 当 K 为 1 时 校分 模块输出 1hz 的脉冲供给分计时模块正常计数 当 K 为 0 时 校分 模块输出 2hz 的脉冲供给分计时模块校分 其中为了防止拨开关时 引发的颤动给校分带来影响 在校分模块中加入了消颤的 D 触发器 但注意为了控制校 59 时跳转为零 在电路的计时电路中还要额外加 开关控制输入的进位信号 k3 校分 k4 校时 k5 校星期属于附加 电路但原理相同 电路图如下 19 控制电路封装模块 四 提高部分设计四 提高部分设计 1 整点报时电路 整点报时电路 报时电路是要求电路中的蜂鸣器在每个小时的 59 分 53 秒 55 秒 57 秒发出低音 而在 59 分 59 秒发出高音 用二进制数分别表 示如下表 20 分十位分个位秒十位秒个位 时刻 m8m7m6m5m4m3m2m1s8s7s6s5s4s3s2s1 音高频率 59 分 53 秒 0101100101010011 低约 500Hz 59 分 55 秒 0101100101010101 低约 500Hz 59 分 57 秒 0101100101010111 低约 500Hz 59 分 59 秒 0101100101011001 高约 1000Hz 蜂鸣器发声情况表 电路图如下 封装模块 21 2 星期显示电路 星期显示电路 星期显示电路难度不大 与计时电路相似 由模 7 计数器构成 但 要注意的是进位端的控制信号要考虑到秒进位信号与分进位信号 电路图如下 22 五 五 调试以及编程下载调试以及编程下载 选择 Processing start complication 进行全编译 编译通过后要进 行管脚分配 选择 Assignments Pins 如图 在打开的对话框中的 Location 栏中选择相应的管脚填入 并将未 用到的管脚置为三态 最后将程序下载到 SmartSOPC 实验系统中运 行 六 实验中遇到问题及解决方法六 实验中遇到问题及解决方法 1 将基本电路搭完第一次下载到芯片上运行时 数码管显示的 8 个 8 即全亮 因为从下载结果中没有看到问题所在只好进行仿真 先从显示译码那部分进行仿真 没有问题 然后计时电路发现模 7 计数器的使能端接错 在下载还是有问题 继续仿真 发现分频电 路的 48 分频打错改过来 继续下载正常计数 23 2 发现计数时 时位在 59 分即跳转 星期位在 23 小时即跳转 分 析计时电路 发现问题情况类似 即高位的使能端信号没有控制秒 位的分位的进位条件 3 校分电路校分时会从 0 一直跳到 99 才跳转为零 分析电路 问 题出在校分电路中没有控制计时条件 于是在计时电路中使能端信 号中低位进位信号也 七 实验收获与体会七 实验收获与体会 这次实验由于是第一次接触 QuartusII 和实验箱 所以一开始做起来 还是比较困难的 自己也付出蛮多的努力 但是有付出必有回报 自己的收获也是很多 首先是对软件的熟悉 短短几天由于实验的需要 由一开始的一窍 不通到后来自己查书问老师逐渐熟悉了这款软件 掌握了仿真等诸 多强大的功能 其次是自己解决问题能力的提高 以前遇到问题总 是直接找老师 而这次实验老师交给我们更多的是解决问题的方法 遇到问题要思考 要通过仿真来解决 通过仿真得到的波形其实解 决问题起来会事半功倍 还有就是进行电路设计时要总体考虑 要 有大