《DSP系统设计及应用》第三章.ppt

1 DSP系统设计及应用 胡景春 2 第三章定点DSP芯片TMS320f206 3 3 1TMS320F206性能指标 高性能静态CMOS技术 包括T320C2XLP核心CPU 32位算术逻辑单元 32位累加器 16 16位乘法器 指令周期25 35 50nsV 三个外部中断 内存 544 16字的双访问RAM 32K 16字的闪存 EEPROM 4 5K 16字的单访问RAM 最大可寻址外部存储空间244K 16bit 包括 64K程序空间 64K数据空间 64KI O空间 32K全局变量空间 TMS320F206其他部件 可编程16位计时器 芯片的软件可编程等待状态 0 7 产生器 振荡器和锁相环电路 可实现 1 2 4 2四种时钟选择 6位通用I O管脚 1个全双工异步串行端口和1个同步串行端口 用于可仿真和测试的扫描逻辑电路 IEEE1149 1 标准 JTAG 100管脚的小四方行扁平包装箱 4 3 2硬件结构 3 2 1内部功能框图 5 3 2 2总线结构F206有6条总线 PAD 程序地址总线 提供读写程序存储器地址 DRAB 数据读地址总线 提供读数据存储器地址 DWAB 数据写地址总线 提供写数据存储器地址 PRDB 程序读总线 把指令 立即数等由存储器读入CPU DRDB 数据读总线 由存储器读数据到中央算数逻辑单元 DWEB 数据写总线 把数据写入程序存储器或数据存储器 这种总线结构使CPU可以在一个周期内同时对数据读 写 CPU可以同时访问指令和数据 进行流水线操作 6 3 2 3TMS320F206引脚 7 8 9 10 11 12 3 2 4中央处理单元 CPU 包括 一个16位的比例转移器 一个16 16位并行乘法器 一个32位中央算术逻辑单元 一个32位累加器以及一个条件转移器 1 状态和控制寄存器ST0和ST1两个状态寄存器保存各种各样的条件和模式的状态 包含状态位和控制位 13 14 2 输入比例转移器 参看结构图 DRDB它有一个16位的输入连到了数据总线DRDB 一个32位输出连到了CALU 这个转移器对从程序或数据空间来的数据得到CALU的路径 这部分操作不需要时钟周期 它用来把从内存来的16位数据与32位CALU对齐 这对于位逻辑运算是很有用的 这个比例转移器在输入数据上产生一个0到16位的左移 输出的LBS用0填满 MSB可以被0或有符号扩展位填满 具体由状态寄存器的ST1的SXM位的值决定 转移数据由一个存在于指令的常数或TREG中的一个变量来确立 在指令中的转移数允许为特定的比例或调整操作在代码中特定的点 TREG基本转移允许比例因素去适应系统 15 3 乘法部分 1 16位临时寄存器TREG保存乘法中的一个乘数 2 16 16位的硬件乘法器 把TREG的值与数据或程序存储器的数相乘 3 32位乘积寄存器PREG保存积 4 乘积移位器 使PREG的值送到CALU之前进行移位 4个乘积移位模式由状态寄存器的ST1的PM位的值决定 其在PREG输出中都可用 这些模式在产生乘 累加操作 分数运算 调整分数块都有很大的作用 16 4 央算数逻辑部分 10 12 1 中央算数逻辑单元 CALU 2 累加器 3 输出数据比例移位器 17 4 助寄存器和辅助寄存器算术部件ARAU 1 8个辅助寄存器 AR0 AR7 用来给数据存储器间接寻址或者临时数据的存储 对于存储器的间接寻址来说 预期存储器定位的地址被放到了选好的16位的辅助寄存器中 2 辅助寄存器指针ARP 3位辅助寄存器指针从0到7的值的编码 依次指定AR0到AR7 辅助寄存器和辅助寄存器指针可以从数据存储器 ACC 产品寄存器或者是一个定义在指令中的立即数中读入 这些寄存器的内容也可以被存入到数据存储器中或者被用作CALU的输入 辅助寄存器文件 AR0 AR7 与辅助寄存器算术部件有关联 见内部功能框图 当数据存储定位器被分配好地址后 ARAU就能自动检索当前的辅助寄存器 检索是通过 和 1或AR0寄存器的内容就可以完成 这样 数据访问表就不需要求CALU来操作寻址 因此 CALU就能可用于其他的并行操作了 18 3 2 5存储器和I O空间 1 存储器空间 19 2 存储器空间和I O空间分配 1 程序空间64KW 由 PS WE RD和地址线确定寻址 2 数据空间64KW 由 DS BR WE RD和地址线确定寻址 其中 0000H 7FFFH局部数据存储空间 由 DS WE RD和地址线确定寻址 8000H FFFFH局部和全局数据存储空间 全局数据存储空间的大小由全局存储器分配寄存器GREG确定 不定义为全局数据存储空间的则为局部数据存储空间 由 DS WE RD和地址线确定寻址 全局数据存储空间由 BR WE RD和地址线确定寻址 3 I O空间64KW 由 IS WE RD和地址线确定寻址 4 DARAM的B0和B1区分别是256 16字 然而 在 F206存储转换中这些存储区转换成双地址范围 20 4 芯片上的寄存器 21 3 2 6程序控制及片内外设 1 程序地址的产生程序地址的产生逻辑使用硬件 程序计数器PC 在指令寄存器装入后 指向下一条要执行指令的地址 程序地址寄存器PAR 驱动程序地址总线PAB堆栈 硬件堆栈 16位宽 最多保存8个子程序返回地址 8级堆栈 微堆栈MSTACK 16位宽 保存1个表或块移动的返回地址 在块操作时自动压栈 重复计数器RPTC 实现重复指令RPT后面的一条指令重复执行的次数 1 流水线操作2 F206有四级流水取指 译码 取操作数 执行指令 22 3 中断系统 1 中断类型软件中断 由指令INTR NMI或TRAP产生 硬件中断 一些来自外部中断引脚 RS 复位 三个通用中断INT3 INT1 NMR 另一些来自片内外设 串口 RINT和XINT 定时器 TINT 2 中断向量所有中断向量地址都用两字节表示 从0H 3EH 执行中断或进入子程序时 PC被压入一个内部硬件堆栈 这个堆栈有8个地址 允许中断或子程序可嵌套到8层 23 3 有关寄存器 24 3 复位操作TMS320F206在RS上升沿后大约16个周期时取出其第一个指令 复位指令使得所有操作 无论是否结束 都立即停止 因此 在复位操作过程 系统状态及其数据都无法保存 复位进行以下工作 PC为0 ST0 SY1各状态位为复位值 OV 0 INTM 1 CNF 0 SXM 1 C 1 XF 1 PM 00 其它位不定 中断有关寄存器IFR IMR ICR都为0 重复计数器 RPTC 清0 定时器设置位FFFFH 其除数值设置为0 同步 异步串行口复位 映射到片内地址 数据空间 I O空间 的寄存器的复位值 25 5 软件控制等待状态发生器软件等待状态是通过WSGR构形的 WSGR包含了4个3位字段 为数据空间 DSWS 上部程序空间 PSUWS 下部程序空间 PSLWS 和I O空间 ISWS 设置等待状态 所有WSGR单元在复位时置1 这样设备从复位起就可以开始从慢存储器中运行 WSGR寄存器在I O口为FFFCH 26 6 定时器 TMS320F206定时器由一个16位主计数器 TIM 和一个4位预分频计数器 PSC 组成 TIM从PRD 周期寄存器 加载 PSC从TDDR 定时控制寄存器TCR的D0 D3位 加载 当启动定时器时 TIM中载入PRD内容 PSC载入TDDR内容 每个CLKOUT1周期PSC都减1 当PSC减至0时 PSC重新载入TDDR内容 TIM减1 也就是 每个 TDDR 1 CLKOUT1周期 TIM减1 当TIM减至0时 TIM在下一CLKOUT1周期时重新载入PRD内容 一个新的定时开始了 因此 定时中断率可由下式定义 TINT数率 CLKOUT1频率 TDDR 1 PRD 1 27 定时器可用于产生基于CLKOUT1的CPU周期性中断 每当TIM减到0 一个定时中断就产生了 而相当于CLKOUT1周期的脉冲在TOUT脚产生 定时器使其执行周期性I O 上下文转换等功能更方便 定时器控制寄存器 TCR 是一个映射到片内I O空间的16位寄存器 其定义如下 28 7 时钟发生器TMS320F206给出了多种时钟模式 除以2 乘1 乘2或乘4 时钟模式的形成必须执行重启一次才改变 8 输入引脚BIO利用该引脚 可作为中断的一种替代方法 BIO可使用户利用3种指令进行控制 BCND 条件分支 CC 条件调用 RETC 条件返回 9 输出引脚XFSETCXF XF 1 CLRCXF XF 0 10 I 0引脚 IO0 IO3 29 3 2 7同步串行接口 数据发送 有三种信号 DX 发出数据 FSX 发送帧同步信号 DLKX 发送时钟信号 数据接收 有三种信号 RX 接收数据 FSX 接收帧同步信号 DLKR 接收时钟信号 同步串行接口的连续模式一旦初始化 就可提供在最大频率传输时无需更进一步帧同步脉冲的操作 接收和发送操作都有一个4层FIFO缓冲区 有FIFO的好处就在于可以缓解CPU在每个字操作后接收或发送数据的重负 发送和接收操作的最大传输速率为f CLKOUT1 2 与同步串行口有关的寄存器有 同步串行口控制寄存器SSPCR FIFO缓冲器的发送 接收寄存器SDTR 30 3 2 8异步串口 异步串口发送 接收数据格式 具有8位数据 有一个起始位一个或者2个可设置的停止位 发送 接收数据的双重缓冲适用于所有模式 波特率值通过波特率分离寄存器获得 接口有自动波特检测逻辑 与异步串行口有关的寄存器有 异步串行口控制寄存器ASPCR I O状态寄存器IOSSR 波特率除数寄存器BRD 31 3 2 8基于扫描的仿真 TMS320F206有基于扫描的仿真逻辑 支持代码和硬件 基于扫描的仿真使仿真器可控制系统的处理器 而无需在设备的管脚输出上使用插入电缆 扫描仿真器通过IEEE1149 1接口与 F206交互 F206具有7根直接与仿真电路设计有关的仿真引脚 TI公司的PC机仿真插座引出一个双排14脚的仿真插头 32 3 3指令系统 3 3 1寻址模式 C20X有4种基本寻址模式 直接 间接 立即 寄存器寻址 1 直接寻址直接寻址时 指令字包含了数据存储地址的低7位 此7位偏移地址由指令寄存器的低7位提供 它与数据存储页面指针DP的9位相连形成16位数据存储器的地址 这样 直接寻址模式中 数据存储器共有512页 每页有128个字 使用直接寻址步骤 1 设置数据页面 利用LDP指令 或其它指令 将页面数值装入ST0的DP位 例 LDP 32 设置数据页面指针 2 指定偏移地址 在指令中给出7位偏移地址 例 ADD3h ACC DP 3 ACC在直接寻址中 实际操作数是由指令字的一部分给出 直接寻址方式有2种 长和短 在短直接寻址中 操作数包含在一个单字节指令单元中 在长直接寻址中 操作数包含在一个双字节指令的第二个字节中 33 2 立即寻址立即寻址时 指令字包含了该指令要操作的常数 F206支持短立即寻址和长立即寻址 立即操作数前加 号表示 3 间接寻址间接寻址是通过辅助寄存器取数 这种方式中 指令操作数的地址是包含