数字电路实验电路芯片.ppt_第1页
数字电路实验电路芯片.ppt_第2页
数字电路实验电路芯片.ppt_第3页
数字电路实验电路芯片.ppt_第4页
数字电路实验电路芯片.ppt_第5页
免费预览已结束,剩余46页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第一章逻辑代数基础 1 1 1模拟信号与数字信号 1 1概述 若将高电平状态定义为1 低电平状态定义为0 这样的数字信号称为正逻辑信号 若反过来定义称为负逻辑信号 说明 电子计算机内部存储 传输和处理的信号就是数字信号 例如某计算机的数据总线 DataBUS 由32根单线并列组成 每根单线的电平状态1和0定义为二进制数的1和0 且各单线的权重依次为20 21 231 那么该数据总线能传输32位的二进制数 1 1 2进制转换与十进制数的编码 一 十进制与二进制的互换 1 2的整幂加减拼凑法对于接近2n的十进制数化为二进制数 采用2的整幂加减拼凑法进行口算简明快捷 后面介绍的 除权取商法 和 减权取1法 也可结使用合使用之 2 除权取商法用十六进制数第n位的权重16n去除十进制数 其商为十六进制数第n位上的数字 将其余数再用16n 1去除 所得商为十六进制数第n 1位上的数字 重复这样的运算步骤 直到容易看出某一步余数的二进制数为止 最后将每一次的商和最后一步的余数按权重拼成一个二进制数 3 减权取1法对于较大的十进制数化为二进制数可采用 减权取1法 该方法是 用十进制数减去小于该数的最大的2i 将其差再减去小于此差数的最大的2j 重复这样的运算步骤 直到容易看出某一步差数的二进制数为止 最后将2i 2j 以及最后这一步差数的二进制数按权重拼成一个二进制数 4 二进制数化为十进制数从二进制整数的最低位起 将二进制数视为十六进制数 即每4位分为一段 然后按十六进制数的权重展开求和 二 二进制的数学意义 1 两个古典数学问题 相传古代印度国王舍汗要褒奖国际象棋发明者达依尔 问他需要什么 达依尔回答说 国王只要在国际象棋棋盘 8 8格 的第一格上放1粒麦子 第二格上放2粒麦子 第三格上放4粒麦子 第四格上放8粒麦子 按此规律一直放满棋盘的最后一格 我心足矣 一尺之棰 日取其半 万世不竭 2 二进制与含权开关量 1 1 3十进制的编码 1 2 1逻辑函数 1 2逻辑代数中的基本运算及基本公式 Y f A1 A2 An 1 2 1 1 2 2基本运算及基本公式 1 2 3常用公式及定理 一 常用公式表1 2 3的第7行说明 若某原变量乘以一个因子 加上其反变量乘以另一个因子 则这两个因子的乘积是多余项 二 常用定理1 代入定理 逻辑等式两边所出现的同一变量代之以另一函数式 则逻辑等式仍成立 2 香农 Shannon 定理 该等式的意义是任何反函数 原函数取非 都可以通过对原函数中的所有变量取非 并将其中的0换为1 1换为0 换为 换为 而得到 其实香农定理就是德 摩根律的推广 3 对偶定理 若两逻辑表达式相等 则它们的对偶式也相等 1 2 3由逻辑真值表写逻辑函数式由逻辑真值表写原 反 函数表达式的方法 选取函数值为1 0 的状态行相或 每行的状态决定变量组成一个与项 状态行中取值为1的记为原变量 取值为0的记为反变量 说明 如何确定逻辑变量之间是 与 关系还是 或 关系呢 真值表中的一个状态行是某时刻若干个变量的取值 同时性决定 与 关系 真值表中不同的状态行是不同时刻若干个变量的取值 先后性决定 或 关系 1 3逻辑函数的标准形式及化简 1 3 1逻辑函数的两种标准形式 一 逻辑最小项mi与标准式1Y mi1 3 1 二 逻辑最大项Mi与标准式2Y Mi1 3 2 三 逻辑函数标准式的互换 1 7逻辑函数的卡诺图化简法一 逻辑函数的卡诺图表示 1 用卡诺图表示最小项 任一逻辑函数均可写成最小项形式 F A B C 逻辑函数的卡诺图是一个特定的方格图 图中的每一个小方格代表了逻辑函数的最小项 且任意两个相邻小方格所代表的最小项只有一个变量之差 首先建立一个二变量卡诺图 图形两侧标准的0和1表示使对应小方格内最小项为1的变量取值 处在任何一列或一行两端的最小项也具有逻辑相邻性 卡诺图是上下 左右闭合的图形 三变量卡诺图 四变量卡诺图 建立多于二变量的卡诺图 则每增一个逻辑变量就以原卡诺图的右边线 或底线 为对称轴作一对称图形 图中变量列 或行 的变量不变 变量行 或列 因增加变量其取值应以旋转对称轴为准来填写 对称轴左面 或上面 原数字前面增加一个0 对称轴右面 或下面 原数字前增加一个1 2 用卡诺图表示逻辑函数 卡诺图中 每一小方格代表了一个最小项 变量取值为1的代表原变量 为0的代表反变量 对任何一个最小项逻辑函数表达式 可将其所具有的最小项在卡诺图中相应的方格中填1 一般与或表达式可直接填写在卡诺图中 例 二 用卡诺图化简逻辑函数 相邻小方格的合并规则 在卡诺图中 凡紧邻的小方格或与轴线对称的小方格都叫做逻辑相邻 它们之间只有一个变量不同 可圈在一起 利用对和律 进行合并 两个相邻的小方格可以合并成一个乘积项 且消去一个变量 4 22 个相邻的小方格可合并为一个乘积项 且消去二个变量 N 2k 个相邻小方格可合并为一个乘积项 且消去k个变量 化简步骤 将逻辑表达式换成与或式 填写对应小方格 将相邻的2K个为1的小方格圈在一起 应尽可能圈进多的小方格 先圈孤立的单个小方格 再圈2个 4个 8个 能合并的小方格 所画圈必须包含一个新的最小项 否则得到的是多余项 根据所画的圈写出对应乘积项 再将其逻辑相加 得到最简表达式 例1 化简解 例2 化简 4 卡诺图最大项化简法 即合并0格 将函数化为或与式用0表示最大项 对0格画圈可得到最简或与式 例 用卡诺图将函数F A B C D M 0 2 5 7 13 15 化为最简或与式 5 表格法化简 奎埃恩 麦克拉斯基法 简称QM法实质上是不断地重复来合并最小项6 多输出函数的整体化简 实际逻辑设计中 常有多个输出端 若单独化简每一个输出函数后再拚凑在一起 结果未必会得到最简的逻辑图 对多输出函数的简化 需找出各函数间所有可能的共用项 则对于多输出函数的化简有下列要求 第一 每个输出函数的积项 和项 要求最少 任何一个积项 和项 的输入变量也要求最少 第二 各个以被简化了的输出函数 应尽可能地共用积项 和项 这样有利于减少使用门的个数 用卡诺图化简多输出逻辑函数的步骤 分别对每个函数进行化简 观察比较各函数的卡诺图 若有共同的圈则将它们标出来 这些共同的圈就是共用的积项 和项 从共用积项 和项 的思路出发 改变卡诺图的圈法 找出各函数间可以共用的新圈 改圈时以不增加新项为原则 若改圈后 确实能够节省整个设备的元器件 首先是节省门的数量 其次是减少输入端数量 则把它定下来 否则恢复原方案 例 化简多输出函数 1 8具有无关项的逻辑函数及其化简一 约束项 任意项和逻辑函数式中的无关项以上所讨论的逻辑函数 其函数值是完全确定的 1或0然而当 由于外部条件的限制 输入变量的某些组合不会在电路上出现 即不允许出现 电路输入的变量的某些组合值对输出没有影响 第 种情况中 对输入变量取值的限制称为约束 把这一组变量取值等于1的那些最小项称为约束项 第 种情况中 在这些变量取值下等于1的那些最小项称为任意项 我们把约束项和任意项统称为逻辑函数式中的无关项 把约束项写入逻辑函数式中是无关紧要的 在真值表中和卡诺图中用 表示无关项 可以取值为1 也可取值为0 对逻辑函数是无影响的 二 具有无关项的逻辑函数的化简 在卡诺图中 究竟将 作为1 即认为函数式中包含有这个最小项 还是作为0 即认为函数式中不包含这个最小项 对待 原则上 应以得到的相邻最小项矩形组合最大 而且矩形组合数目最少 例 A B C三个逻辑变量 A 1表示电动机正转 B 1表示它反转 C 1表示停止 因为这三个命令只能执行其中一个 所以ABC只能取值001 010 100 而其余最小项则为约束项 约束条件为 例1化简 约束条件为 解 例2化简 约束条件为 解 Y D 例 用卡诺图化简逻辑函数 AB 00 L1 CD 01 11 10 00 01 11 10 AB 00 L2 CD 01 11 10 00 01 11 10 AB 00 L3 CD 01 11 10 00 01 11 10 AB 00 L1 CD 01 11 10 00 01 11 10 AB 00 L1 CD 01 11 10 00 01 11 10 AB 00 L2 CD 01 11 10 00 01 11 10 AB 00 L2 CD 01 11 10 00 01 11 10 AB 00 L3 CD 01 11 10 00 01 11 10 AB 00 L3 CD 01 11 10 00 01 11 10 AB 00 L3 CD 01 11 10 00 01 11 10 求函数的反函数化简法 二 具有无关项的逻辑函数的化简 无关项 约束项任意项 A0 A1 A2 A3 A4 A5 A6 A7 彩电的8个选台按键 约束项 某些取值组合不会出现 任意项 某些取值组合时的函数值无关紧要 既可取0 也可取1 不影响电路的功能 例 L m 1 3 5 7 9 d 10 11 12 13 14 15 AB 00 L CD 01 11 10 00 01 11 10 AB 00 L CD 01 11 10 00 01 11 10 L D AB 00 L CD 01 11 10 00 01 11 10 形如 L m 给定约束条件为 ABC ACD 0 AB 00 CD 01 11 10 00 01 11 10 约束条件相当于 d 11 14 15 例 化简具有约束的逻辑函数 给定约束条件为 AB 00 CD 01 11 10 00 01 11 10 AB 00 CD 01 11 10 00 01 11 10 Y 三 用门电路实现逻辑函数 1 用与非门实现函数 例 用与非门实现函数的一般方法 将函数化为最简与或式 对最简与或式两次求非 变换为最简与非 与非式 例 2 用或非门实现函数 用或非门实现函数的一般方法1 将函数化为最简与或式 对各与项两次求非 将函数变换为或非项相加的形式 对上式求非 用或非门实现函数的非函数 用非门将函数的非函数反相 即得原函数 例 用或非门实现函数的一

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论