第2章 CortexM3 内核原理2ppt课件.ppt

第2章Cortex M3内核原理 2 主要内容 2 1Cortex M3体系结构2 2寄存器2 3存储器系统 存储器区域分配 外设访问的存储器映射 存储器保护单元 2 4位带操作 原理 用途2 5工作模式2 6异常与中断2 7堆栈及其操作2 8Cortex M3内核的其他主要特性2 9Thumb 2指令系统 2 5工作模式 工作模式 Cortex M3支持两种模式和两个特权等级 RESET 工作模式 Cortex M3处理器的工作模式和特权等级共有三种配合 线程模式 用户级线程模式 特权级Handler模式 特权级复位后 处理器首先进入线程模式 特权级 Control寄存器与微处理器工作模式 工作模式 续 在 线程模式 用户级 下 禁止访问包含配置寄存器以及调试组件寄存器的系统控制空间 SCS P39禁止使用MSR访问除APSR外的特殊功能寄存器 在特权级下 处理模式or线程模式 可通过置位CONTROL 0 来进入用户级 不管是任何原因产生了任何异常 处理器都将以特权级来运行其服务例程 异常返回后将回到产生异常之前的特权级 用户级下 线程模式 代码不能再试图修改CONTROL 0 来回到特权级 它必须通过产生异常 并通过异常处理程序程序 处于特权级下 来修改CONTROL 0 才能在线程模式拿到特权级 工作模式 续 特权级和处理器模式的切换 置位control 0 工作模式 续 特权级和处理器模式的切换 工作模式 续 按特权级和用户级区分代码 有利于架构的安全和健壮 例如 当用户代码出问题时 因其被禁止写特殊功能寄存器和NVIC寄存器 不会影响系统中其他代码的正常运行 为了避免系统堆栈因应用程序的错误使用而毁坏 给应用程序专门配一个堆栈 不让它共享操作系统内核的堆栈 在这个管理制度下 运行在线程模式的用户代码使用PSP 而异常服务例程则使用MSP 这两个堆栈指针的切换是全自动的 就在出入异常服务例程时由硬件处理 工作模式 续 特权等级和堆栈指针的选择均由CONTROL负责 1 当CONTROL 0 0时 表示 线程模式 特权级 状态 因为只能在特权级进行Control寄存器的设置 因此 在异常处理的始末 处理器始终处于特权级 仅仅进行处理器模式的转换 CONTROL 0 0CONTROL 1 0 CONTROL 0 0CONTROL 1 0 CONTROL 0 CONTROL 1 0 工作模式 续 特权等级和堆栈指针的选择均由CONTROL负责 2 若CONTROL 0 1 线程模式 用户级 则在中断响应的始末 处理器模式和特权等级都要发生变化 CONTROL 0 1CONTROL 1 1 CONTROL 0 1CONTROL 1 1 CONTROL 0 CONTROL 1 0 工作模式 续 CONTROL 0 有在特权级下才能访问 用户级的程序如想进入特权级 通常都是使用一条 系统服务调用指令 SVC 来触发 SVC异常 该异常的服务例程可以选择修改CONTROL 0 工作模式 续 当CONTROL 1 0时 只使用MSP 此时用户程序和异常handler共享同一个堆栈 这也是复位后的缺省使用方式 CONTROL 0 0CONTROL 1 0 CONTROL 0 CONTROL 1 0 CONTROL 0 0CONTROL 1 0 Control寄存器与堆栈 工作模式 续 当CONTROL 1 1时 进入异常 自动压栈使用的是PSP 进入异常后自动改用MSP 处理模式永远使用MSP 退出异常时切换回PSP 并且从进程堆栈上弹出数据 CONTROL 0 1CONTROL 1 1 CONTROL 0 CONTROL 1 0 CONTROL 0 1CONTROL 1 1 工作模式 续 在特权级下 可以指定具体的堆栈指针 而不受当前使用堆栈的限制 示例代码如下 MRSR0 MSP 读取主堆栈指针到R0MSRMSPR0 写入R0的值到主堆栈中MRSR0 PSP 读取进程堆栈指针到R0MSRPSP R0 写入R0的值到进程堆栈中通过读取PSP的值 OS就能够获取用户应用程序使用的堆栈 了解被压入寄存器的内容 而且还可以把其它寄存器进一步压栈 使用STMDB和LDMIA的书写形式 OS还可以修改PSP 用于实现多任务中的任务上下文切换 Cortex M3微处理器工作状态 Cortex M3处理器有两种工作状态 Thumb 2工作状态 Thumb 2指令执行状态 调试工作状态 处理器停机调试时 inhaltingdebug 进入该状态 2 6异常与中断 异常与中断 2 6 1概述异常 中断向量表2 6 2中断输入及挂起2 6 3中断的具体行为尾链技术迟到中断 2 6 1概述 异常 中断向量表 中断 概念的回顾 中断系统 是为CPU具备随机事件的实时处理能力而设置的 所谓中断 是指CPU对系统内 外发生的某个事件的一种响应过程 或者说 一种机制 即CPU暂时停止现行程序的执行 自动转去执行预先安排好的处理该事件的服务子程序 当处理结束后 再返回到被暂停的程序的断点处 继续执行原来的程序 实现中断功能的软 硬件系统 称之为 中断系统 思考 中断系统的设计 功能需求 系统框架 有哪些模块组成 中断 系统中随机事件的处理机制 中断源 如何表征随机事件 中断的响应与返回 环境 现场 状态 断点 优先级控制 多个随机事件发生 请求CPU服务的情形实时性悖论 问题 被暂停程序的实时性如何保证 异常与中断 事件 为触发系统状态改变的某种行为 消息或请求等 消息或请求由某个对象发出 并由某个对象接收和处理 当软硬件出现不正常的行为时 通常会发出代表错误或危险的警告 这类事件被称为 异常 事件 异常的处理 CPU中止正在运行的程序进入特权状态去执行特定的指令或程序 通过对异常进行处理 能够控制错误的代码 避免错误的蔓延 根据触发源的不同 一般将异常分为同步异常和异步异常 同步异常是指与CPU当前执行的指令密切相关 造成CPU正常运行状态被中止的系统事件 或称内部事件 如指令未定义 指令预取中止 数据访问中止等 异步异常则是由于外部事件的触发而产生的 与CPU当前执行的指令无关 故被称为异步异常 复位即属于异步异常 异常与中断 续 由于微处理器内部事件或外部事件 外设请求服务 引起CPU中止正在运行的程序 转去执行相应的其他程序 一般称之为服务程序 完毕后再返回被中止的程序 这一过程被称为中断 异常是事件的子集 中断则是处理各种异常和外设请求服务的一种机制或方式 CPU与外部设备之间的数据交换 可以采取无条件传送 查询传送 也可以采用中断的方式 若采取中断的方式 相应的服务程序一般被称作 中断服务 子 程序 异常与中断 续 大多数教材 对异常和中断不加特别的区分 程序代码也可以通过系统调用主动请求进入异常 中断状态的 常见的异常 中断有 外部中断非法指令操作非法数据访问错误 总线错误 存储器错误 用法错误 硬错误 不可屏蔽中断等 异常与中断 续 Cortex M3内核集成了嵌套向量中断控制器NVIC NestedVectoredInterruptController NVIC具有以下功能 可嵌套中断支持 向量中断支持 动态优先级调整支持 软件可以在运行时期更改中断的优先级 如果在某ISR中修改了自己所对应中断的优先级 而且这个中断又有新的实例处于挂起中 pending 也不会自己打断自己 从而没有重入 reentry 风险 中断延迟大大缩短 Cortex M3为了缩短中断延迟 引入自动的现场保护和恢复等措施 缩短中断嵌套时的ISR间延迟 中断可屏蔽 既可以屏蔽优先级低于某个阈值的中断 异常 设置BASEPRI寄存器 也可以全体封杀 设置PRIMASK和FAULTMASK寄存器 这是为了让时间苛求 timecritical 的任务能在时限 deadline 到来前完成 而不被干扰 异常与中断 续 Cortex M3内核中的NVIC支持总共256种异常和中断 中断编号为1 15的对应系统异常 大于等于16的则全是外部中断 通常外部中断写作IRQs NVIC还有一个非屏蔽中断 NMI 输入 因为芯片设计商可以修改Cortex M3的硬件描述源代码 所以最终芯片支持的中断源数目常常不到240个 且优先级的位数也由芯片设计商最终决定 异常与中断 续 NVIC的访问地址是0 xE000E000 除软件触发中断寄存器可以在用户级下访问外 其他所有NVIC的中断控制 状态寄存器都只能在特权级下访问 所有的中断控制 状态寄存器均可按字 半字 字节的方式访问 中断屏蔽寄存器的内容设置 只能通过MRS MSR及CPS指令来访问 异常与中断 续 Cortex M3系统异常 异常与中断 续 外部中断 异常与中断 续 异常 中断优先级优先级 会影响一个异常是否能被响应 以及何时可以响应 优先级的数值越小 则优先级越高 Cortex M3支持中断嵌套 使得高优先级异常会抢占低优先级异常 原则上 Cortex M3支持多达256级的可编程优先级 并且支持128级抢占 但是 绝大多数Cortex M3芯片都会精简设计 以致实际上支持的优先级数会更少 如8级 16级 32级等 它们在设计时会裁掉表达优先级的几个低端有效位 以达到减少优先级数的目的 Cortex M3有3个系统异常 复位 NMI以及硬fault 它们有固定的优先级 并且它们的优先级号是负数 从而高于所有其它异常 所有其它异常的优先级则都是可编程的 但不能编程为负数 异常与中断 续 TheNVICsupportssoftware assignedprioritylevels Youcanassignaprioritylevelfrom0to255toaninterruptbywritingtotheeight bitPRI NfieldinanInterruptPriorityRegister 例5 使用3个位来表达优先级的情况优先级为 0 x00 优先级最高 0 x20 0 x40 0 x60 0 x80 0 xA0 0 xC0以及0 xE0 优先级最低 Cortex M3允许的最少使用位数为3位 亦即至少要支持8级优先级 异常与中断 续 通过让优先级以MSB对齐 可以简化程序的跨器件移植 如果一个程序早先在支持4位优先级的器件上运行 在移植到只支持3位优先级的器件后 其功能所受影响可降到最低程度 甚至不受影响 但若是对齐到LSB 则会使MSB丢失 导致数值大于7的低优先级级别升高 甚至出现优先级反转 如8号优先级因为损失了MSB 现在反而变成0号了 支持的优先级位数为8位时 优先级数目就达到了256级 异常与中断 续 Cortex M3除配置优先级外 还通过把256级优先级分为抢占优先级和亚优先级支持最多128个抢占级 抢占优先级决定了抢占行为 即当系统正在响应某异常E5时 如果来了抢占优先级更高的异常E2 则E2可以抢占E5 亚优先级则处理 内务 即当抢占优先级相同的异常有不止一个挂起时 在当前任务完成后就优先响应亚优先级最高的异常 即使当前正在执行的任务的亚优先级比较低 优先级分组规定 亚优先级至少是1位 因此抢占优先级最多是7位 128级抢占优先级 Pre emptionpriority Sub priority Toincreaseprioritycontrolinsystemswithlargenumbersofinterrupts theNVICsupportsprioritygrouping YoucanusethePRIGROUPfieldintheApplicationInterruptandResetControlRegister AIRCR tosplitthevalueineveryPRI Nfieldintoapre emptionpriorityfieldandasubpriorityfield Thepre emptionprioritygroupisreferredtoasthegrouppriority Thesub prioritybitfieldresolvestheprioritywithinagroup Thisisreferredtoasthesub prioritywithinthegroup Thecombinationofthegrouppriorityandthesub priorityisreferredtogenerallyasthepriority 异常与中断 续 抢占优先级和亚优先级的表达 位数与分组位置的关系 异常与中断 续 NVIC中有一个 应用程序中断及复位控制寄存器 AIRCR 地址 0 xE000ED00 它里面有一个位段名为 优先级组 PRIGROUP 其值对每一个优先级可配置的异常都有影响 异常与中断 续 例6 采用3位来表达优先级 7 5 并且优先级组的值是5 从比特5处分组 PRIGROUP 101 则你得到4级抢占优先级 且在每个抢占优先级的内部有2个亚优先级 异常与中断 续 优先级分组PRIGROUP IFPRIGROUP 001 则Bits 1 0 定义为组内亚优先级 Bits 7 6 5 定义为组优先级 若系统仅使用Bits 7 6 5 表达优先级 Bits 1 0 的定义实际上将不能被使用 是无效的 异常与中断 续 Cortex M3允许所有的位都表达亚优先级 此时没有任何位表达抢占优先级 因而所有优先级可编程的异常之间就不会发生抢占 这意味Cortex M3的中断嵌套机制失效 当然这对于复位 NMI和硬fault三个最高优先级无效 即它们无论何时出现 都立即无条件抢占所有优先级可编程的异常 向量表 向量表 Cortex M3拥有一张向量表 用于在发生中断并作出响应时 从表中查询与中断对应的处理例程的入口地址向量 缺省情况下 Cortex M3认为该表位于零地址处 上电后的向量表 向量表 续 地址0处应该存储引导代码 BootStrap 所以它通常是Flash或者是ROM器件 并且它们的值不得在运行时改变 Cortex M3允许向量表重定位 从其它地址处开始定位各异常向量 这些地址对应的区域可以是代码区 但也可以是RAM区 在RAM区就可以修改向量的入口地址 为了实现这个功能 NVIC中有一个寄存器 称为 向量表偏移量寄存器 在地址0 xE000 ED08处 通过修改它的值就能定位向量表 但必须注意的是 向量表的起始地址是有要求的 必须先求出系统中共有多少个向量 再把这个数字向上增大到是2的整次幂 而起始地址必须对齐到后者的边界上 例如 如果一共有32个中断 则共有32 16 系统异常 48个向量 向上增大到2的整次幂后值为64 因此合法的起始地址可以是 0 x0 0 x100 0 x200等 向量表 续 向量表偏移量寄存器 VTOR 地址 0 xE000 ED08 向量表 续 如果需要动态地更改向量表 则对于任何器件来说 向量表的起始处都必须包含以下向量 主堆栈指针 MSP 的初始值复位向量NMI硬fault服务例程后两者也是必需的 因为有可能在引导过程中发生这两种异常 可以在SRAM中开出一块用于存储向量表 然后在引导完成后 就可以启用内存中的向量表 从而实现向量可动态调整的功能 2 6 2中断输入及挂起 中断输入及挂起 中断输入及挂起若当前中断优先级较低 该中断就被挂起 并对其挂起状态进行标记 即使后来中断源取消了中断请求 在系统所有中断中它的优先级最高时 也会因为其挂起状态标记而得到响应 如图所示 中断输入及挂起 续 但是 如果中断得到响应之前 其挂起状态被清除了 例如 在PRIMASK或FAULTMASK置位的时候 软件清除了挂起状态标志 则中断被取消 如图所示 中断输入及挂起 续 当某中断的服务例程开始执行时 此中断进入 活跃 状态 并且其挂起位会被硬件自动清除 如图所示 中断服务例程执行完毕且中断返回后 才能对该中断的新请求予以响应 新请求的响应亦是由硬件自动清零挂起标志位 中断服务例程也可以在执行过程中把自己对应的中断重新挂起 中断输入及挂起 续 如果中断请求信号一直保持 则该中断就会在其上次服务例程返回后再次被置为挂起状态 如图所示 中断输入及挂起 续 如果某个中断在得到响应之前 其请求信号以多个脉冲形式呈现 则被视为只有一次中断请求 多出的请求脉冲全部错失 如果在服务例程执行时 中断请求释放了 但是在服务例程返回前又重新被置为有效 则Cortex M3会记住此动作 重新挂起该中断 2 6 3中断的具体行为 异常 中断 行为的3种情形 特权线程模式 特权handler模式用户线程模式 特权handler模式特权handler模式 特权handler模式 嵌套 抢占 非抢占 特殊 咬尾 嵌套 咬尾中断 后到中断优先级低于前者 非抢占 特殊 咬尾 嵌套 迟到中断 后者优先级高 特殊嵌套 特权线程模式 特权handler模式 CONTROL 0 0CONTROL 1 0 CONTROL 0 CONTROL 1 0 CONTROL 0 0CONTROL 1 0 用户线程模式 特权handler模式 CONTROL 0 1CONTROL 1 1 CONTROL 0 CONTROL 1 0 CONTROL 0 1CONTROL 1 1 中断的具体行为 一 中断响应当Cortex M3响应一个中断时 依次执行下列操作 保护现场 依次把xPSR PC LR R12以及R3 R0等8个寄存器内容由硬件自动压入当前堆栈 更新堆栈指针SP MSP PSP 和PSR状态寄存器 如IPSR段的中断号 III 链接寄存器LR自动更新为EXC RETURN 特权级 工作模式 从向量表中找出对应的服务程序入口地址 更新程序计数器PC 同时 NVIC也会更新相关寄存器 例如 新响应异常的挂起位将被清除 同时其活动位将被置位 特别注意 当前的代码正在使用PSP 则压入PSP 线程堆栈 否则压入MSP 主堆栈 一旦进入了服务例程 就将一直使用主堆栈 EXC RETURN 中断响应过程中 LR等寄存器压栈后 LR的值被自动更新为特殊的EXC RETURN 这是一个高28位全为1的值 只有 3 0 的值有特殊含义 当异常服务例程把这个值送往PC时 就会启动处理器的中断返回序列 EXC RETURN 合法的EXC RETURN值及其功能 中断的具体行为 续 二 中断返回根据LR中ExC Return的值确定Cortex微处理器需要转入的工作模式 即特权级别和所使用的堆栈 MSP还是PSP Cortex微处理器转入相应的工作模式 从相应模式下的堆栈弹出xPSR PC LR R12以及R3 R0至相应的寄存器 从而返回先前的程序 主程序或优先级低的中断服务例程 中断的具体行为 续 二 与ARM微处理器的比较ARM有3种途径可以触发异常返回操作 BXPOPLDR LDM 中断嵌套控制 Cortex M3内核配合NVIC提供了完备的中断嵌套控制 在程序中 通过为每个中断建立适当的优先级 就可以实施中断嵌套控制 表现在 通过对NVIC以及Cortex M3处理器相关寄存器的设置 可以方便地确定中断源的优先级 系统正在处理相应某个异常时 所有优先级不高于它的异常都不能抢占它 且它自己也不能抢占自己 自动入栈和出栈 能及时保存相关寄存器内容 不至于中断嵌套发生时寄存器内容受损 中断嵌套控制 中断嵌套控制 但是需要注意堆栈溢出现象 所有服务例程都只使用主堆栈 每嵌套一级 就至少再需要8个字 即32字节的堆栈空间 不包括中断服务程序自身状态保存对堆栈的额外需求 当中断嵌套层次很深时 对主堆栈的容量空间压力会增大 甚至出现堆栈容量用光 导致堆栈溢出 堆栈溢出对系统正常运行是很致命的 可能造成系统功能紊乱 出现程序跑飞 死机 同时 还需注意相同异常的不可重入特性 因为每个异常都有自己的优先级 并且在异常处理期间 同级或低优先级的异常是要阻塞的 即对于同一优先级的多个异常 只有在上次实例的服务例程执行完毕后 方可继续响应新的请求 高级中断操作 1 咬尾中断2 晚到中断处理 高级中断操作 咬尾中断当处理器在响应某异常时 如果又发生其它异常 但它们优先级不够高 则被阻塞 那么中断返回时正常操作流程为 POP以恢复系统现场系统处理挂起的异常PUSH以保存系统现场 然后进入中断服务程序显然 POP和PUSH所涉及到的系统现场是一样的 这个操作会白白浪费CPU时间 正因此 Cortex M3提供了 咬尾中断 来减少不必要的操作 通过继续使用上一个异常已经PUSH好的系统现场 在本次异常完成后才执行现场恢复 好像 后一个异常把前一个的尾巴咬掉了 前前后后只执行了一次入栈 出栈操作 高级中断操作 续 咬尾中断示意图 高级中断操作 续 晚到中断处理Cortex M3在入栈时能够提供一种高效的操作模式 称为 晚到中断处理 当Cortex M3对某异常的响应序列还处在入栈的阶段 尚未执行其服务例程时 如果此时收到了高优先级异常的请求 则本次入栈就成了为高优先级中断所做的入栈操作 并进一步执行高优先级异常的服务例程 注意 晚到中断处理的时机问题 高级中断操作 续 例7 若在响应某低优先级异常 1的早期 检测到了高优先级异常 2 则只要 2没有太晚 就能以 晚到中断 的方式处理 在入栈完毕后执行ISR 2 高级中断操作 续 例7 1 如果异常 2来得太晚 以至于ISR 1的指令已经开始执行 则按普通的抢占处理 这会需要更多的处理器时间和额外32字节的堆栈空间 在ISR 2执行完毕后 则以刚刚讲过的 咬尾中断 方式 来启动ISR 1的执行 EXC RETURN EXC RETURN 中断响应过程中 LR等寄存器压栈后 LR的值被自动更新为特殊的EXC RETURN 这是一个高28位全为1的值 只有 3 0 的值有特殊含义 EXC RETURN 续 合法的EXC RETURN值只有3个 EXC RETURN 续 如果主程序在特权线程模式下运行 并且在使用MSP时被中断 则在服务例程中LR 0 xFFFFFFF9 主程序被打断前的LR已被自动入栈 异常返回值 续 如果主程序在用户线程模式下运行 并且在使用PSP时被中断 则在服务例程中LR 0 xFFFFFFFD 主程序被打断前的LR已被自动入栈 异常返回值 续 如果主程序在特权Handler模式下运行 则在服务例程中LR 0 xFFFF FFF1 这时的 主程序 其实更可能是被抢占的服务例程 事实上 在嵌套时 更深层ISR所看到的LR总是0 xFFFF FFF1 Fault类异常 Fault类异常 Cortex M3中的Faults可分为以下几类 总线faults当AHB接口上正在传送数据时 如果回复了一个错误信号 则会产生总线faults 如指令预取流产 数据读写流产 入栈错误 出栈错误 无效存储器区段访问 设备数据传送未准备好等 存储器管理faults存储器管理faults多与MPU有关 其诱因常常是某次访问触犯了MPU设置的保护策略 如在不可执行的存储器区域试图取指 也会触发该Falut 而且即使没有MPU也会触发 另外 访问了MPU设置区域覆盖范围之外的地址 访问了没有存储器与之对应的空地址 往只读region写数据 用户级下访问了只允许在特权级下访问的地址 等等用法faults若执行了未定义的指令 执行了协处理器指令 Cortex M3不支持协处理器 但是可以通过fault异常机制来使用软件模拟协处理器的功能 从而可以方便地在其它Cortex处理器间移植 尝试进入ARM状态 因为Cortex M3不支持ARM状态 所以用法fault会在切换时产生 软件可以利用此机制来测试某处理器是否支持ARM状态 存在无效的中断返回 LR中包含了无效 错误的值 使用多重加载 存储指令时 没有对齐地址等等都会触发用法Faults 硬fault硬fault是上文讨论的总线fault 存储器管理fault以及用法fault上访的结果 在NVIC中有一个硬fault状态寄存器 HFSR 它指出产生硬fault的原因 如果不是由于取向量造成的 则硬fault服务例程必须检查其它的fault状态寄存器 以最终决定是谁上访的 Fault类异常 在软件开发过程中 我们可以根据各种fault状态寄存器的值来判定程序错误 并且改正它们 然而 在一个实时系统中 情况则大不相同 Faults如果不加以处理常会危及系统的运行 如果系统中运行了一个RTOS 通常是采取措施终结肇事的任务 应付fault的常用方法 复位 通过设置NVIC 应用程序中断及复位控制寄存器 中的VECTRESET位 将只复位处理器内核而不复位其它片上设施 有些Cortex M3芯片可以使用该寄存器的SYSRESETREQ位来复位 这种只限于内核中的复位不会复位其它系统部件 恢复 在一些场合下 还是有希望解决产生fault的问题的 例如 如果程序尝试访问了协处理器 可以通过一个协处理器的软件模拟器来解决此问题 当然是以牺牲性能为代价的 中止相关任务 如果系统运行了一个RTOS 则相关的任务可以被终结或者重新开始 各个fault状态寄存器 FSRs 都保持住它们的状态 Fault服务例程在处理了相应的fault后不要忘记清除这些状态 否则如果下次又有新的fault发生时 服务例程在检视fault源时 无法判断哪个fault是新发生的 FSRs采用一个写时清除机制 写1时清除 芯片厂商也可以再添加自己的FSR 以表示其它fault情况 NVIC的功能配置与中断建立过程 主要寄存器介绍 NVIC的功能配置 目的 对中断进行有效管理 通过NVIC寄存器对NVIC功能进行配置 功能配置是静态的 功能的实现和中断管理是动态的 NVIC寄存器 NVIC的寄存器以存储器映射的方式来访问 除了包含控制寄存器和中断处理的控制逻辑之外 NVIC还包含了MPU的控制寄存器 SysTick定时器以及调试控制 NVIC寄存器 每个外部中断都在NVIC的下列寄存器中 挂号 使能与除能寄存器 32Bit 7 16Bit 1 SETENA0 7 CLRENA0 7RegistersSETENAs xE000 E100 0 xE000 E11C CLRENAs 0 xE000E180 0 xE000 E19C悬起与 解悬 寄存器 32Bit 7 16Bit 1 SETPEND0 7 CLRPEND0 7RegistersSETPENDs 0 xE000 E200 0 xE000 E21C CLRPENDs 0 xE000E280 0 xE000 E29C优先级寄存器 8bit PRI 0 PRI 239 0 xE000 E400 0 xE000 E4EF活动状态寄存器ACTIVERegisters 32Bit 7 16Bit 1 NVIC寄存器 另外 下列寄存器也对中断处理有重大影响中断控制器类型寄存器ICTR0 xE000 E004 Bits 4 0 用以判断正在使用的芯片使用了多少位来表达优先级粒度为32的整数倍0 x0表示32 0 x1表示64 以此类推 异常掩蔽寄存器 PRIMASK FAULTMASK以及BASEPRI 应用程序中断及复位控制寄存器 AIRCR 0 xE000 ED0C Bit 10 8 为优先级分组位段PRIGROUP向量表偏移量寄存器VTOR 0 xE000 ED08Bit 29 0 CODE区Bit 29 1 RAM区软件触发中断寄存器STIR 8Bit 0 xE000 EF00 写入8 则悬起IRQ 8 中断控制及状态寄存器ICSR0 xE000 ED04系统控制寄存器0 xE000 ED10 涉及电源管理配置与控制寄存器0 xE000 ED14中断优先级寄存器阵列0 xE000 E400 0 xE000 E4EF 用于外设中断 NVIC寄存器 系统异常优先级寄存器0 xE000 ED18 0 xE000 ED23系统Handler控制及状态寄存器SHCSR0 xE000 ED24存储器管理fault状态寄存器 MFSR 0 xE000 ED28总线fault状态寄存器 BFSR 0 xE000 ED29用法fault状态寄存器 UFSR 地址 0 xE000 ED2A硬fault状态寄存器0 xE000 ED2C调试fault状态寄存器 DFSR 0 xE000 ED30等 中断建立全过程 当系统启动后 先设置优先级组寄存器 默认情况下使用组0 7位抢占优先级 1位亚优先级 如果需要重定位向量表 先把硬fault和NMI服务例程的入口地址写到新表项所在的地址中 配置向量表偏移量寄存器VTOR 使之指向新的向量表 如果有重定位的话 为该中断建立中断向量 因为向量表可能已经重定位了 保险起见需要先读取向量表偏移量寄存器的值再根据该中断在表中的位置 计算出服务例程入口地址应写入的表项 再填写之如果一直使用ROM中的向量表 则无需此步骤 为该中断设置优先级 使能该中断 示例汇编代码如下 LDRR0 0 xE000ED0C 应用程序中断及复位控制寄存器AIRCRLDRR1 0 x05FA0500 使用优先级组5PRIGROUPSTRR1 R0 设置优先级组 MOVR4 8 ROM中的向量表 从0 x0开始8个地址偏移量LDRR5 NEW VECT TABLE 8 LDMIAR4 R0 R1 读取NMI和硬fault的向量STMIAR5 R0 R1 拷贝它们的向量到新表中 LDRR0 0 xE000ED08 向量表偏移量寄存器的地址VTORLDRR1 NEW VECT TABLESTRR1 R0 把向量表重定位 LDRR0 IRQ7 Handler 取得IRQ 7服务例程的入口地址LDRR1 0 xE000ED08 向量表偏移量寄存器的地址LDRR1 R1 提取向量表的偏移地址ADDR1 R1 4 7 16 计算IRQ 7服务例程的入口地址STRR0 R1 在向量表中写入IRQ 7服务例程的入口地址 LDRR0 0 xE000E400 外部中断优先级寄存器阵列的基地址MOVR1 0 xC0STRBR1 R0 7 把IRQ 7的优先级设置为0 xC0 LDRR0 0 xE000E100 SETEN寄存器的地址MOVR1 1 7 置位IRQ 7的使能位STRR1 R0 使能IRQ 7 中断建立全过程 如果应用程序储存在Flash ROM中 并且不需要改变异常服务程序 则我们可以把整个向量表编码到Flash ROM的起始区域 从0地址开始的那段 在这种情况下 上例可以大大简化 只需3步 建立优先级组为该中断指定优先级使能该中断如果在I O密集型系统中 软件需要控制大量的硬件设备 则可能必须要考虑如下因素 该芯片支持的中断数该芯片中表达优先级的位数 如何了解微处理器中断优先级支持情况 在CORTEX M3的NVIC中 有一个名为 中断控制器类型寄存器ICTR 它提供了该芯片中支持的中断数目 粒度是32的整数倍 通过对每个SETENA位进行先写后读的测试 来获取支持的中断的精确数目 往各SETENA中写1 不支持的中断将永远读回0 求出第1个0的位置即可 亦可使用SETPEND等其它位来做此测试 读应用程序中断及复位控制寄存器 AIRCR 的Bit 10 8 优先级分组位段PRIGROUP 了解分组情况 2 7堆栈及其操作 堆栈及其操作 堆栈操作就是对内存的读写操作 但是其地址由专门的寄存器 堆栈指针SP给出 其数据操作模式满足先进后出 FILO FirstInLastOut 的规则 正常情况下 PUSH与POP必须成对使用 还要特别注意进出栈数据的顺序 当PUSH POP指令执行时 SP指针的值也跟着自减 自增 寄存器列表堆栈 满降 操作方式 一般情况下 汇编器都将把它们升序排序 PUSH指令按照从大到小的顺序依次入栈 POP则按从小到大的顺序依次出栈 堆栈及其操作 续 Cortex M3使用的是 向下生长的满栈 模型 堆栈是按字操作的 即每次入栈和出栈都是32位数据 因此SP值总是执行自增 减4操作 堆栈指针SP指向最后一个被压入堆栈的32位数值 在理论上 有4种堆栈生长方式 满增 满降 空增 空降 ARM微处理器寄存器列表的堆栈操作 IA P 0 U 1空增 ARM体系架构 IB P 1 U 1满增 ARM体系架构 DA P 0 U 0空降 ARM体系架构 批量堆栈操作方式时 编号低的寄存器对应于内存中的低地址单元 编号高的寄存器对应与内存中的高地址单元 存放地址块的最低地址值 DB P 1 U 0满降 ARM体系架构Cortex M3默认此堆栈生长方式 批量堆栈操作方式时 编号低的寄存器对应于内存中的低地址单元 编号高的寄存器对应与内存中的高地址单元 存放地址块的最低地址值 Cortex M3中断响应的入栈操作 P60 堆栈及其操作 续 Cortex M3的双堆栈机制 主堆栈MSP 进程堆栈PSP 由CONTROL 1 来控制堆栈的选择 堆栈及其操作 续 当CONTROL 1 0 只使用MSP 此时用户程序和异常handler共享同一个堆栈 这也是复位后的缺省使用方式 堆栈及其操作 续 当CONTROL 1 1 进入异常时的自动压栈使用的是进程堆栈PSP 进入异常handler后才自动改为MSP 退出异常时切换回PSP 并且从进程堆栈上弹出数据 堆栈及其操作 续 异常 中断的返回可分为两个阶段 根据LR中EXC RETURN值 微处理器回到先前的工作状态 在当前工作状态下将堆栈内数据弹出堆栈 异常 中断的返回 LR 3 2 0b 先前使用PSP PC SP 0 x24 先前使用MSP LR 3 2 0b 0 LR 3 2 0b 1 数据出栈 数据出栈 堆栈及其操作 续 在特权级下 可以指定具体的堆栈指针 而不受当前使用堆栈的限制 例如 MRSR0 MSP 读取主堆栈指针到R0MSRMSP R0 写入R0的值到主堆栈中MRSR0 PSP 读取进程堆栈指针到R0MSRPSP R0 写入