EDA课程设计_按键游戏机.doc

GDOU-B-11-302班级： 姓名： 学号： 试题共 1 页 加白纸3 张 密 封 线广东海洋大学2010 2011学年第一学期 EDA 课程考试设计答卷纸课程号：1610003-1考试A卷闭卷考查B卷开卷题 号一二三四五六七八九十总分阅卷教师各题分数055404055100实得分数注意：1、须在限定的日期、时间之前交卷；2、设计程序、仿真图打印稿附在卷后上交；3、其他答案可以打印在本答卷纸上；4、原理图可以粘贴在本答卷纸上；一、 请写出自己设计项目（控制器）名称；答：我的设计项目是：按键游戏机(按键控制)。二、 请描述本设计项目（控制器）的功能和性能（5分）；答：假设点阵做为基本显示屏，一个发光点表示一个图形，完成按键游戏机的基本功能：下落、左右移动、消行和显示得分情况，当某一列到顶时游戏结束。设计包括2个大的元件，一个是FUNCTIONS，完成存储状态，分频，左右下移动以及计分等功能；另一个是SHOW，主要完成点阵扫描和数码管译码。仿真使用三、 画出本设计项目（控制器）的电原理图（5分）；四、 打印的VHDL设计程序及注释（40分）；（附在卷后上交）五、 打印的仿真波形（如：Max+PLUS II）（40分）；（附在卷后上交）六、 列出参考文献（5分）；【1】潘松. EDA 技术与VHDL. 北京：清华大学出版社 【2】延明. 数字逻辑设计实验与EDA技术. 北京：北京邮电大学出版社七、 总结自己的设计（5分）；答：这是本学期的EDA设计，使用VHDL进行设计。开始两个星期，几乎没有写代码，首先我要搞清自己的设计思路，开始想了几个思路，后来发现不是很好，所以后来都改了，重新编写，重新编译。编译通过了，最后是仿真，所用的时间也不比设计少。因为一个设计的测试验证是非常重要的。有效的测试可以助我们快速的完成或改善设计。所以之后又写了一个Testbenches测试代码来通过Modelsim软件实现可靠的验证。我的代码比较简单，自己觉得很满意，但是仍然有许多需要改进和扩展的地方。这次设计使自己更加了解VHDL了，也学会了Quartus 设计和modelsim仿真。无论做什么实验，都要有个好习惯，例如建立好工程放在指定地方，别总是摆在桌面。有时候好的习惯决定了实验的成败，好习惯也能提高办事效率，事半功倍。所以今后的很多实验都要态度端正，养成良好的习惯。顶层文件KEYGAME：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_SIGNED.ALL;ENTITYKEYGAMEISPORT(CLK: IN STD_LOGIC;-低频时钟 RESET: IN STD_LOGIC;-开始复位键 LEFT: IN STD_LOGIC;-左移 RIGHT: IN STD_LOGIC;-右移 COL : OUT STD_LOGIC_VECTOR(0 TO 3);- 列 ROW : OUT STD_LOGIC_VECTOR(0 TO 3);- 行 DISP : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);- 数码管显示分数 CAT : OUT STD_LOGIC_VECTOR(5 DOWNTO 0) -数码管选择 );END KEYGAME;ARCHITECTUREARCH OF KEYGAME ISSIGNALFENSHU : INTEGER RANGE 0 TO 15;SIGNAL STA0,STA1,STA2,STA3 : STD_LOGIC_VECTOR(0 TO 3) ;COMPONENT -元件例化说明FUNCTIONS PORT(CLK:IN STD_LOGIC; RESET:IN STD_LOGIC; LEFT:IN STD_LOGIC; RIGHT:IN STD_LOGIC; SCORES:OUT INTEGER RANGE 0 TO 15; STA0 : OUT STD_LOGIC_VECTOR(0 TO 3) ; STA1 : OUT STD_LOGIC_VECTOR(0 TO 3) ; STA2 : OUT STD_LOGIC_VECTOR(0 TO 3) ; STA3 : OUT STD_LOGIC_VECTOR(0 TO 3) );END COMPONENT;COMPONENT -元件例化申明 SHOW PORT( CLK:IN STD_LOGIC; -时钟信号STA0 : IN STD_LOGIC_VECTOR(0 TO 3) ; -第一行状态STA1 : IN STD_LOGIC_VECTOR(0 TO 3) ; -第二行状态STA2 : IN STD_LOGIC_VECTOR(0 TO 3) ; -第三行状态STA3 : IN STD_LOGIC_VECTOR(0 TO 3) ; -第四行状态SCORE:IN INTEGER RANGE 0 TO 15; -计分COL :OUT STD_LOGIC_VECTOR(0 TO 3); - 列ROW :OUT STD_LOGIC_VECTOR(0 TO 3); - 行DISP : OUT STD_LOGIC_VECTOR(6 DOWNTO 0); - 数码管显示分数CAT :OUT STD_LOGIC_VECTOR(5 DOWNTO 0) -数码管选择);END COMPONENT;BEGIN-元件例化C1:FUNCTIONS PORT MAP(CLK,RESET,LEFT,RIGHT,FENSHU,STA0,STA1,STA2,STA3);C2:SHOW PORT MAP(CLK,STA0,STA1,STA2,STA3,FENSHU,COL,ROW,DISP,CAT);END;FUNCTIONS的代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_SIGNED.ALL;ENTITYFUNCTIONSISPORT(CLK:IN STD_LOGIC;-时钟频率，选用低频 RESET:IN STD_LOGIC;-复位键，1复位；0不改变 LEFT:IN STD_LOGIC;-左移键，1移动，0不改变 RIGHT:IN STD_LOGIC;-右移键，1移动，0不改变，左右同时0为下移 SCORES:OUT INTEGER RANGE 0 TO 15;-分数，这里定最高15分 STA0 : OUT STD_LOGIC_VECTOR(0 TO 3) ;-以下为四行状态寄存 STA1 : OUT STD_LOGIC_VECTOR(0 TO 3) ; STA2 : OUT STD_LOGIC_VECTOR(0 TO 3) ; STA3 : OUT STD_LOGIC_VECTOR(0 TO 3) );END FUNCTIONS;ARCHITECTURE MOVING OF FUNCTIONS ISSIGNAL STATU0 : STD_LOGIC_VECTOR(0 TO 3) ;SIGNAL STATU1 : STD_LOGIC_VECTOR(0 TO 3) ;SIGNAL STATU2 : STD_LOGIC_VECTOR(0 TO 3) ;SIGNAL STATU3 : STD_LOGIC_VECTOR(0 TO 3) ;SIGNAL OVER: STD_LOGIC;-game over 标志SIGNAL FP:INTEGER RANGE 0 TO 499;-1000分频SIGNAL CLK1:STD_LOGIC;SIGNAL SCOR_TEMP :INTEGER RANGE 0 TO 15;SIGNAL ROW4 :STD_LOGIC;-消行标志SIGNAL ROW,COL:INTEGER RANGE 0 TO 3;-点的坐标控制BEGINP1:PROCESS(CLK,RESET) BEGINIF RESET=1 THEN FP=0;CLK1=0;ELSIF(CLKEVENT AND CLK=1)THENIF FP=2 THENFP=0;CLK1=NOT CLK1;ELSEFP=FP+1;END IF;END IF; END PROCESS;-p1用来分频P2:PROCESS(CLK1,RESET) BEGINIF RESET=1 THEN-系统初始化STATU0=0100; -出点位置，1代表方块所在STATU1=0000;STATU2=0000;STATU3=0000;OVER=0;SCOR_TEMP=0;ROW4=0;ROW=0;COL=1;ELSIF(CLK1EVENT AND CLK1=1)THEN IF OVER=1 THEN-game over 进入空循环 NULL; ELSIF ROW4=1 THEN-消行 STATU3=STATU2; -消行后状态转移STATU2=STATU1;STATU1=STATU0;ROW4=0;SCOR_TEMP=SCOR_TEMP+1;-加分 ELSIF (STATU0(0)=1 AND STATU1(0)=1 AND STATU2(0)=1 AND STATU3(0)=1 )OR(STATU0(1)=1 AND STATU1(1)=1 AND STATU2(1)=1 AND STATU3(1)=1 )OR(STATU0(2)=1 AND STATU1(2)=1 AND STATU2(2)=1 AND STATU3(2)=1 )OR(STATU0(3)=1 AND STATU1(3)=1 AND STATU2(3)=1 AND STATU3(3)=1) THEN OVER=1;-判断四列中是否有一列全为1，是则game overELSIF STATU3=1111THEN ROW4=1;-可以消行了 ELSIF RIGHT=1 AND COLIF STATU0(COL+1)=0 THEN COL=COL+1;STATU0(COL+1)=1;STATU0(COL)IF STATU1(COL+1)=0 THEN COL=COL+1;STATU1(COL+1)=1;STATU1(COL)IF STATU2(COL+1)=0 THEN COL=COL+1;STATU2(COL+1)=1;STATU2(COL)IF STATU3(COL+1)=0 THEN COL=COL+1;STATU3(COL+1)=1; STATU3(COL)0 THEN-左移判断 CASE ROW ISWHEN 0=IF STATU0(COL-1)=0 THEN COL=COL-1;STATU0(COL-1)=1;STATU0(COL)IF STATU1(COL-1)=0 THEN COL=COL-1;STATU1(COL-1)=1;STATU1(COL)IF STATU2(COL-1)=0 THEN COL=COL-1;STATU2(COL-1)=1;STATU2(COL)IF STATU3(COL-1)=0 THEN COL=COL-1;STATU3(COL-1)=1; STATU3(COL)=0; END IF ;END CASE;-以下elsif语句为点的下移处理ELSIF ROW=0 AND STATU1(COL)=0 THEN ROW=ROW+1;STATU1(COL)=1;STATU0(COL)=0;ELSIF ROW=1 AND STATU2(COL)=0 THEN ROW=ROW+1;STATU2(COL)=1;STATU1(COL)=0;ELSIF ROW=2 AND STATU3(COL)=0 THEN ROW=ROW+1;STATU3(COL)=1;STATU2(COL)=0;ELSE ROW=0;COL=1;STATU0(1)=1; -不能下移则产生一个新的点END IF; END IF;END PROCESS;SCORES=SCOR_TEMP;STA0=STATU0;STA1=STATU1;STA2=STATU2;STA3=STATU3;END;SHOW的代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITYSHOWISPORT(CLK:IN STD_LOGIC;RESET:IN STD_LOGIC;STA0 : IN STD_LOGIC_VECTOR(0 TO 3);-以下为4行的状态STA1 : IN STD_LOGIC_VECTOR(0 TO 3) ;STA2 : IN STD_LOGIC_VECTOR(0 TO 3) ;STA3 : IN STD_LOGIC_VECTOR(0 TO 3) ; -最底行状态SCORE:IN INTEGER RANGE 0 TO 15;-分数COL :OUT STD_LOGIC_VECTOR(0 TO 3);-点阵显示的列控制ROW :OUT STD_LOGIC_VECTOR(0 TO 3); -点阵显示的行控制DISP : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);-数码管译码CAT :OUT STD_LOGIC_VECTOR(5 DOWNTO 0) -数码管选择);END SHOW;ARCHITECTURE BEHAVE OF SHOW ISSIGNALCP :INTEGER RANGE 0 TO 3;SIGNAL ROWT,COLT:STD_LOGIC_VECTOR(0 TO 3);SIGNAL DISPT:STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINPROCESS(CLK,SCORE,RESET)BEGIN IF RESET=1 THEN -复位信号，初始化信号DISPT=0000000;ROWT=0000;COLT=1111;CP=0; ELSIF CLKEVENT AND CLK=1 THENIF CP=3 THEN CP=0;ELSE CPROWT=1000;COLTROWT=0100;COLTROWT=0010;COLTROWT=0001;COLTDISPTDISPTDISPTDISPTDISPTDISPTDISPTDISPTDISPTDISPTDISPTDISPTDISPTDISPTDISPTDISPTDISPT=0000000;END CASE;END IF;END PROCESS;ROW=ROWT;COL=COLT;DISP=DISPT;CAT