阻抗控制设计指引new.doc

拟 制审 核批 准文杰 作 业 指 导 书类 别： 管理标准页 码: 共 页版 本 号 : A题 目： 阻抗控制设计指引文件编号： 拟制部门： 工程部生效日期： 2008-6-10目的 确定阻抗控制的要求，规范阻抗计算方法，拟定阻抗测试COUPON设计之准则,确保产品能够满足生产的需要及客户要求。1.0 范围 所有需要阻抗控制产品的设计、制作及审核。2.1 定义 特性阻抗的定义：在某一频率下，电子器件传输信号线中，相对某一参考层，其高频信号或电磁波在传播过程中所受的阻力称之为特性阻抗，它是电阻抗，电感抗，电容抗的一个矢量总和。 阻抗匹配impedance match: 在电子电路中的信号传输，由电源输出起，希望在无能量损失条件下传输到接受端，而中间不发生任何信号反射，因此要求印制板中的阻抗(ZL)和电源端的阻抗(ZO)相等，即称之阻抗匹配。阻抗不能匹配,则收到的信号失真. 微带线 microstrip: 在印制板中导线平行于接地面，中间由介质隔开的一种传输信号线结构。 带状线 stripline: 在印制板中单一导线与两个平行地面平行，等距或不等距并由介质隔开而组成的一种传输信号线结构. 参考层：所有阻抗控制信号线都有参考层，有相同层的，有不同层的，一般是不同层的，除非客户特别注明为共面。参考层判定准则：找到阻抗控制信号线，其正下方和正上方的最邻近的铜面即为参考层。（简单说如后面所说的GND/VCC参考层）2.2 特性阻抗的分类：目前常见的特性阻抗分为：单端(线)阻抗、差分(动)阻抗、共面阻抗此三种情况。2.2.1 单端(线)阻抗：英文single ended impedance ,指单根信号线测得的阻抗 。2.2.2 差分(动)阻抗：英文differential impedance,指差分驱动时在两条等宽等间距的传输线中测试到的阻抗。2.2.3 共面阻抗：英文coplanar impedance ,指信号线在其周围GND/VCC(信号线到其两侧GND/VCC间距相等)之间传输时所测试到的阻抗。2.0 职责3.1 工程部负责本文件的编制及修订。3.2 工程设计人员负责对客户资料中阻抗要求的理解及转换，负责编写阻抗控制的流程指示、菲林修改指示及阻抗测试COUPON的设计。MI在生产使用过程中负责解释相关条款内容。3.3 品保部QAE负责对工程资料的检查及认可。3.0 内容4.1 阻抗设计流程： 接收资料原始线宽,线距，阻抗值及公差要求了解阻抗需求确定阻抗的类型,以选定POLAR软件中的计算模型确定阻抗类型按客户指定结构或根据阻抗的要求确定层压结构.分清参考层！会分清确定层压结构软件试算用POLAR软件进行试算.确定线宽根据软件计算结果确定理论线宽NO同原稿线宽比较将计算的理论线宽与客户原稿线宽比较，在原稿线宽10%范围内的可以做适当调整，超出10%范围的需问客处理。YES模拟板内线路情况，设计能够满足生产的需要的coupon设计阻抗测试coupon 注明管控范围在MI中注明PP厚度和线宽的管控范围测量阻抗是否符合客户要求阻抗测量4.2 阻抗控制需求的决定条件：当信号在PCB导线中传输时，若导线的长度接近信号波长的1/7，此时的导线便成为信号传输线，一般信号传输线均需做阻抗控制。PCB制作时，依客户要求决定是否需管控阻抗，若客户要求某一线宽需做阻抗控制，生产时则需管控该线宽的阻抗。4.3 阻抗匹配的三个要素：4.3.1 输出阻抗(原始主动零件) 特性阻抗（信号线） 输入阻抗（被动零件） （PCB板） 阻抗匹配4.3.2 当信号在PCB上传输时，PCB板的特性阻抗必须与头尾元件的电子阻抗相匹配，一但阻抗值超出公差，所传出的信号能量将出现反射、散射、衰减或延误等现象，从而导致信号不完整，信号失真。4.4 阻抗影响因素：4.4.1 Er：介质介电常数，与阻抗值成反比 ，介电常数按新提供的板材介电常数表计算 。4.4.2 H1，H2，H3.：线路层与接地层间介质厚度,与阻抗值成正比。4.4.3 W1：阻抗线线底宽度；W2：阻抗线线面宽度,与阻抗成反比。 A：当内层底铜为HOZ时，W1=W2+0.3mil;内层底铜为1OZ时，W1=W2+0.5mil;当内层底铜为2OZ时W1=W2+1.2mil 。 B:当外层底铜为HOZ,W1=W2+0.8mil ; 外层底铜为1OZ时,W1=W2+1.6mil ; 外层层底铜为2OZ时,W1=W2+2.4mil。 C: W1为原稿阻抗线宽。4.4.4 T：铜厚,与阻抗值成反比。 A：內层为基板铜厚,HOZ按15UM计算;1OZ按30UM计算;2OZ按65UM 计算. B： 外层为铜箔厚度+镀铜厚度,依据孔铜規格而定,当底铜为HOZ,孔铜(平均20UM，最小18UM )时,表铜按45UM计算；孔铜（平均25UM，最小20UM）时，表铜按50UM计算；孔铜单点最小25UM时，表铜按55UM计算。 C：当底铜为1OZ,孔銅(平均20UM，最小18UM )时,表铜按55UM计算；孔铜（平均25UM，最小20UM）时，表铜按60UM计算；孔铜单点最小25UM时，表铜按65UM计算。4.4.5 S：相邻线路与线路之间的间距,与阻抗值成正比（差动阻抗）。4.4.6 C1：基材阻焊厚度,与阻抗值成反比 ；C2： 线面阻焊厚度,与阻抗值成反比 ；C3： 线间阻焊厚度, 与阻抗值成反比 ；CEr：阻焊介电常数，与阻抗值成反比 。 A：印一次阻焊油墨，C1值为30UM ，C2值为12UM ，C3值为30UM 。 B：印两次阻焊油墨，C1值为60UM ，C2值为25UM ，C3值为60UM 。 C：CEr:按3.4计算 。4.5 阻抗的计算:(POLAR SI8000 计算模式)4.5.1 常见的单端(线)阻抗计算模式：4.5.1.1 Surface Microstrip适用范围：外层阻焊前阻抗计算：参数说明：H1：外层到VCC/GND间的介质厚度W2：阻抗线线面宽度W1: 阻抗线线底宽度Er1: 介质层介电常数T1：线路铜厚，包括基板铜厚+电镀铜厚。适用范围：外层阻焊后阻抗计算：参数说明：H1：外层到VCC/GND间的介质厚度W2：阻抗线线面宽度W1: 阻抗线线底宽度Er1:介质层介电常数T1：线路铜厚，包括基板铜厚+电镀铜厚。CEr：阻焊介电常数C1: 基材阻焊厚度 C2:线面阻焊厚度4.5.1.2 Coated Microstrip适用范围:与外层相邻的第二个线路层阻抗计算例如一个6层板,L1、L2均为线路层,L3为GND或VCC层,则L2层的阻抗用此方式计算. 参数说明:H1:线路层到相邻VCC/GND间介质厚度H2:外层到第二个线路层间的介质厚度+第二个线路层铜厚W2:阻抗线线面宽度W1:阻抗线线底宽度T1:阻抗线铜厚=基板铜厚Er1:介质层介电常数（线路层到相邻VCC/GND间介质）Er2:介质层介电常数(外层到第二个线路层间介质）4.5.1.3 Embedded Microstrip4.5.1.4 Offset stripline适用范围:两个VCC/GND夹一个线路层之阻抗计算参数说明：H1:线路层到较近之VCC/GND间距离H2:线路层到较远之VCC/GND间距离+线路层铜厚Er1:介质层介电常数(线路层到相邻VCC/GND间介质)Er2:介质层介电常数(线路层到较远VCC/GND间介质)W2：阻抗线线面宽度 W1: 阻抗线线底宽度T1: 阻抗线铜厚=基板铜厚 适用范围：两个VCC/GND夹两个线路层之阻抗计算;例如一个6层板，L2,L5层为GND/VCC，L3,L4层为线路层需控制阻抗.参数说明：H1:线路层1到较近之VCC/GND间距离H2:线路层1到线路层2间距离+线路层1和线路层2铜厚。 H3:线路层2到较远之VCC/GND间距离Er1:介质层介电常数(线路层1到相邻VCC/GND间介质)Er2:介质层介电常数(线路层1到线路层2间介质)Er3:介质层介电常数(线路层2到较远VCC/GND间介质)。 T1: 阻抗线铜厚=基板铜厚W2：阻抗线线面宽度 ; W1: 阻抗线线底宽度4.5.1.5 Offset stripline4.5.1.6 阻抗计算模式同4.5.1.2，仅多一介质层 阻抗计算模式同4.5.1.4，仅多两个介质层（比如一个4层板,L1层需做阻抗控制,L2层 (比如一个8层板，L4层需做阻抗控制,L2,L6 为线路层，L3层为GND/VCC参考层）。 层为GND/VCC参考层，L2,L5为线路层）。4.5.2 常见的差分(动)阻抗计算模式：4.5.2.1 Edge-coupled Surface Microstrip 适用范围：外层阻焊前差动阻抗计算参数说明:H1：外层到VCC/GND间的介质厚度W2：阻抗线线面宽度W1: 阻抗线线底宽度S1：差动阻抗线间隙Er1: 介质层介电常数T1：线路铜厚，包括基板铜厚+电镀铜厚适用范围：外层阻焊后差动阻抗计算参数说明:H1：外层到VCC/GND间的介质厚度W2：阻抗线线面宽度W1: 阻抗线线底宽度S1：差动阻抗线间隙Er1: 介质层介电常数T1：线路铜厚，包括基板铜厚+电镀铜厚CEr: 阻抗介电常数C1: 基材阻焊厚度C2:线面阻焊厚度 C3:差动阻抗线间阻焊厚度4.5.2.2 Edge-coupled Coated Microstrip 适用范围:与外层相邻的第二个线路层差动阻抗计算参数说明:H1:线路层到相邻VCC/GND间介质厚度H2:外层到第二个线路层间的介质厚度+第二个线路层铜厚W2：阻抗线线面宽度W1: 阻抗线线底宽度T1: 阻抗线铜厚=基板铜厚Er1: 介质层介电常数（线路层到相邻VCC/GND间介质）Er2: 介质层介电常数（外层到第二个线路层间介质）S1：差动阻抗线间隙4.5.2.3 Edge-coupled Embedded Microstrip适用范围：两个VCC/GND夹一个线路层之阻抗计算;参数说明：H1:线路层到较近之VCC/GND间距离H2:线路层到较远之VCC/GND间距离+阻抗线路层铜厚Er1:介质层介电常数（线路层到相邻VCC/GND间介质）Er2:介质层介电常数（线路层到较远VCC/GND间介质）W2：阻抗线线面宽度W1: 阻抗线线底宽度T1: 阻抗线铜厚=基板铜厚S1：差动阻抗线间隙4.5.2.4 Edge-coupled Offset stripline适用范围：两个VCC/GND夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗参数说明：H1:线路层1到较近之VCC/GND间距离H2:线路层1到线路层2间距离+线路层1,线路层2铜厚H3:线路层2到较远之VCC/GND间距离Er1:介质层介电常数(线路层1到相邻VCC/GND间介质) Er2:介质层介电常数（线路层1到线路层2间介质）Er3: 介质层介电常数（线路层2到较远VCC/GND间介质）W2：阻抗线线面宽度 W1: 阻抗线线底宽度T1: 阻抗线铜厚=基板铜厚 S1：差动阻抗线间隙4.5.2.5 Edge-coupled Offset stripline适用范围：两个VCC/GND夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗参数说明：H1:线路层1到较近之VCC/GND间距离H2:线路层1到线路层2间距离+线路层1,线路层2铜厚H3:线路层2到较远之VCC/GND间距离Er1:介质层介电常数(线路层1到相邻VCC/GND间介质) Er2:介质层介电常数（线路层1到线路层2间介质）Er3:介质层介电常数（线路层2到较远VCC/GND间介质）W2:阻抗线线面宽度 W1: 阻抗线线底宽度T1:阻抗线铜厚=基板铜厚 S1：差动阻抗线间隙REr:差分阻抗线间填充树脂的介电常数4.5.2.6 Edge-coupled Offset stripline备注：当REr=Er2时，4.5.2.5计算的阻抗值则会等于4.5.2.6计算的阻抗值，因此一般情况下不用类似于4.5.2.6模式（含线间填充树脂）计算阻抗值。4.5.2.7 Edge-coupled Coated Microstrip 阻抗计算模式同4.5.2.2，仅多一介质层 阻抗计算模式同4.5.2.4，仅多两个介质层（比如一个4层板,L1层需做阻抗控制,L2层 (比如一个8层板，L4层需做阻抗控制,L2,L6 为线路层，L3层为GND/VCC参考层）。 层为GND/VCC参考层，L2,L5为线路层）。适用范围：外层蚀刻后单线共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而次外层（innerlayer 2）为线路层，非GND/VCC（即非参考层）。参数说明：H1：外层到次外层之间的介质厚度W2:阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚，包括基板铜厚+电镀铜厚Er1：介质层介电常数4.5.3 常见的共面阻抗计算模式4.5.3.1 Surface coplanar waveguide 适用范围：阻焊后单线共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而次外层（innerlayer 2）为线路层，非GND/VCC（即非参考层）。参数说明：H1：外层到次外层之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚，包括基板铜厚+电镀铜厚Er1：介质层介电常数C1：阻抗线与GND之间阻焊厚度 C2：线面阻焊厚度CEr：阻焊介电常数4.5.3.2 Coated coplanar strips适用范围：外层蚀刻后单线共面阻抗，参考层为同一层面的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：外层到次外层GND/VCC之间的介质厚度W2:阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚，包括基板铜厚+电镀铜厚Er1：介质层介电常数4.5.3.3 Surface coplanar waveguide with ground适用范围：阻焊后单线共面阻抗，参考层为同一层面的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：外层到次外层GND/VCC之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚，包括基板铜厚+电镀铜厚Er1：介质层介电常数C1：阻抗线与GND之间阻焊厚度 C2：线面阻焊厚度CEr：阻焊介电常数4.5.3.4 Coated coplanar waveguide with grond 4.5.3.5 Embedded coplanar waveguide 适用范围：内层单线共面阻抗，参考层为同一层面的GND/VCC（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。而与其邻近层为线路层，非GND/VCC。参数说明：H1：阻抗线路层到其下一线路层之间的介质厚度H2：阻抗线路层到其上一线路层之间的介质厚度W2:阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数 适用范围：内层单线共面阻抗,参考层为同一层面的GND/VCC及与其邻近GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：阻抗线路层到邻近GND/VCC之间的介质厚度H2：阻抗线路层到其上一线路层之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数4.5.3.6 Embedded coplanar waveguide with ground适用范围：内层单线共面阻抗,参考层为同一层面的GND/VCC及与其邻近的两个GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：阻抗线路层到其邻近GND/VCC层之间的介质厚度H2：阻抗线路层到其较远GND/VCC层之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数4.5.3.7 Offset coplanar waveguide 适用范围：外层蚀刻后差分共面阻抗，参考层为同一层面的GND/VCC。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。而次外层（innerlayer 2）为线路层，非GND/VCC（即非参考层）。参数说明：H1：外层到次外层线路层之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离S1：差分阻抗线之间的间距T1：线路铜厚，包括基板铜厚+电镀铜厚Er1：介质层介电常数4.5.3.8 Diff surface coplanar waveguide适用范围：阻焊后差分共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而次外层（innerlayer 2）为线路层，非GND/VCC（即非参考层）。参数说明：H1：外层到次外层之间的介质厚度W2:阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离S1：差分阻抗线之间的间距T1：线路铜厚，包括基板铜厚+电镀铜厚Er1：介质层介电常数C1：阻抗线与GND之间阻焊厚度 C2：线面阻焊厚度C3：阻抗线间阻焊厚度 CEr：阻焊介电常数4.5.3.9 Diff coated coplanar waveguide 适用范围：蚀刻后差分共面阻抗，参考层为同一层面的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：外层到次外层之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离S1：差分阻抗线之间的间距T1：线路铜厚，包括基板铜厚+电镀铜厚Er1：介质层介电常数4.5.3.10 Diff surface coplanar waveguide 适用范围：阻焊后差分共面阻抗，参考层为同一层面的GND/VCC和次外层GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：外层到次外层之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离S1：差分阻抗线之间的间距T1：线路铜厚，包括基板铜厚+电镀铜厚Er1：介质层介电常数C1：阻抗线与GND之间阻焊厚度 C2：线面阻焊厚度C3：阻抗线间阻焊厚度 CEr：阻焊介电常数4.5.3.11 Diff coated coplanar waveguide 适用范围：内层差动共面阻抗，参考层为同一层面的GND/VCC（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。而与其邻近层为线路层，非GND/VCC。参数说明：H1：阻抗线路层到其下一线路层之间的介质厚度H2：阻抗线路层到其上一线路层之间的介质厚度W2:阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚 S1：差分阻抗线间隙Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数4.5.3.12 Diff embedded coplanar waveguide适用范围：内层差分共面阻抗,参考层为同一层面的GND/VCC及与其邻近GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：阻抗线路层到邻近GND/VCC之间的介质厚度H2：阻抗线路层到其上一线路层之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚 S1：差分阻抗线间隙Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数4.5.3.13 Diff embedded coplanar waveguide with ground4.5.3.14 Diff offset coplanar waveguide适用范围：内层差分共面阻抗,参考层为同一层面的GND/VCC及与其邻近的两个GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。参数说明：H1：阻抗线路层到其邻近GND/VCC层之间的介质厚度H2：阻抗线路层到其较远GND/VCC层之间的介质厚度W2: 阻抗线线面宽度 W1: 阻抗线线底宽度D1：阻抗线与GND/VCC之间的距离T1：线路铜厚=基板铜厚 S1：差分阻抗线间隙Er1：H1对应介质层介电常数Er2：H2对应介质层介电常数4.6 阻抗测试COUPON的设计4.6.1 COUPON添加位置：阻抗测试COUPON一般放置于PNL中间，不允许放置于PNL板边，特殊情 况（比如1PNL=1PCS）除外。4.6.2 COUPON设计注意事项：为保证阻抗测试数据的准确性，COUPON设计必须完全模拟板内线路 的形式，若板内阻抗线周围被铜皮保护，则COUPON上需设计铜皮替代保护线；若板内阻抗 线为“蛇形”走线，则COUPON上也需设计为“蛇形”走线 。4.6.3 阻抗测试COUPON设计规范：4.6.3.1 单端(线)阻抗：4.6.3.1.1 测试COUPON主要参数：， 4.6.3.1.2 图形注解：阻抗测试条两端各有两排孔，每端的外排孔为接地孔，内排为信号孔，成品孔径全设为1.0MM直径!每条信号线两端接两个信号孔,配对两个接地孔,此为一组,如果有多条阻抗线要测试,则相应在在测试条上下增加相同数量组的信号孔和接地孔!外层信号线周围要设计抢电铜皮保护信号线!抢电铜皮不用接任何孔,内层不用电镀蚀刻的不用加.4.6.3.1.3 设计COUPON注意事项： 1）保护线与阻抗线之间距需大于阻抗线宽或在满足生产安全间距后还至少要大于信号层到参考层的介质厚度! 。 2）阻抗线长度一般设计在6INCH(152.4MM)。 3）相邻信号层之最近GND或POWER层为阻抗测量之接地参考层。 4）两GND及POWER之间所加信号线的保护线不可遮蔽到GND及POWER层之间任一层信号线。 5）为保证镀铜的均匀性，需在外层空板位加抢电PAD或铜皮(无信号线的外层)。4.6.3.2 差分（动）阻抗：4.6.3.2.1 测试COUPON主要参数：A：测试孔成品直径1.0MM，其中两个为信号孔，另外两个为接地孔，B：两信号孔间距为：5.08MM，两接地孔间距为：5.08MM。4.6.3.2.2 图形注解：阻抗测试条两端各有两排孔，每端的外排孔为接地孔，内排为信号孔，成品孔径全设为1.0MM直径!每条信号线两端方向转45度后接两个信号孔,配对两个接地孔,中间还夹有一个信号孔和接地孔！此为一组（左，右信号孔和接地孔各一列三个）,如果有多组差分阻抗线要测试,则相应在在测试条上下增加相同数量组的信号孔和接地孔!外层信号线周围要设计抢电铜皮保护信号线!抢电铜皮不用接任何孔,内层不用电镀蚀刻的不用加.4.6.3.2.3 设计COUPON注意事项：1） 保护线与阻抗线之间距需大于阻抗线宽或在满足生产安全间距后还至少要大于信号层到参考层的介质厚度! 。2） 阻抗线长度一般设计在6INCH（152.4MM）。3） 相邻信号层之最近GND或POWER层为阻抗测量之接地参考层。4） 两GND及POWER之间所加信号线的保护线不可遮蔽到GND及POWER层之间任一层信号线。5） 两信号孔引出差分阻抗线，两接地孔在参考层需同时接地。6） 为保证镀铜的均匀性，需在外层空板位加抢电PAD或铜皮(无信号线的外层)。4.6.3.3 共面阻抗4.6.3.3.1 单端共面阻抗4.6.3.3.1.1 测试COUPON主要参数：同单端阻抗 。4.6.3.3.1.2 单端共面阻抗的类型：1）参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。而与信号层临近的层面非GND/VCC（即非参考层）。POLAR软件计算模式见4.5.3.1 ；4.5.3.2 ；4.5.3.5 。 2）参考层为同一层面的GND/VCC和与信号层临近的GND/VCC层。（阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面）。POLAR软件计算模式见4.5.3.4。4.6.3.3.1.3 （1）参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。图形注释：设计COUPON注意事项：1） 阻抗线与保护铜皮之间距需与GERBER中一致。2） 阻抗线长度一般设计在6 INCH（152.4MM）。3） 阻抗线与其参考层面在同一层，参考层面为周围大铜皮。4） 为保证镀铜的均匀性，需在外层空板位加抢电PAD或铜皮(无信号线的外层)。 5）接地孔在信号线