数字电子技术基础试题及答案.doc

精品文档系别 专业（班级） 姓名 学号 密封装订线数字电子技术基础期末考试试卷课程名称 数字电子技术基础 B 卷本试卷共 3 大题，卷面满分100分，答题时间120分钟。得分评卷人一、填空题：（每题2分，共10分）1. 时序逻辑电路一般由 和 两分组成。2. 十进制数（56）10转换为二进制数为 和十六进制数为 。3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。5. 用6个D触发器设计一个计数器，则该计数器的最大模值M= 。 得分评卷人二、化简、证明、分析综合题：（每小题10分，共70分）1写出函数F (A,B,C,D) =的反函数。2证明逻辑函数式相等：3已知逻辑函数F= （3,5,8,9，10，12）+d(0,1,2)（1）化简该函数为最简与或式：（2）画出用两级与非门实现的最简与或式电路图：4555定时器构成的多谐振动器图1所示，已知R1=1K，R2=8.2K，C=0.1F。试求脉冲宽度T，振荡频率f和占空比q。图1密封装订线5某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态时， 、分别才为低电平（被译中）。6触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。图3D= Qn+1= Q1=7. 已知电路如图4所示，试写出:驱动方程；状态方程；输出方程；状态表；电路功能。 图4得分评卷人密封装订线三、设计题：（每10分，共20分）1设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1” 的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2）画出逻辑电路图。 A B C F2试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求：（1）列出计数器状态与V01、 V02的真值表；（2）画出逻辑电路图。图574161十六进制计数器功能表输入输出CPCR LD P TD C B AQD QC QB QA 0 0 0 0 01 0 d c b ad c b a 1 1 1 1 计数1 1 0 保持 1 1 0 数字电路期末考试试卷评分标准课程名称 数字电子技术基础 B 卷一、填空题：（每题2分，共10分）1. 存储电路 ， 组合电路 。2. 111000 ， 38 3. 速度慢 ，超前进位4. 产生，暂稳态 5. 32 二、化简、证明、分析综合题：（每小题10分，共70分）1解：2 证明：左边 3解：（1）化简该函数为最简与或式：00 01 11 10AB CD00011110解：1010010001101 填对卡诺图-2分圈对卡诺图-2分由卡诺图可得：-2分（2）画出用两级与非门实现的最简与或式电路图：则可得电路图如下：-2分4解：T1=0.7（）C=0.7（1+8.2）1030.110-6=0.644ms -2分T=0.7（）C=0.7（1+28.2）1030.110-6=1.218ms-3分f=-3分q=% -2分 5解： 6解： D=A -1分 Qn+1=D=A -2分 Q1-2分设触发器初始状态为0态，波形如图3所示。图37. 解：驱动方程： 状态方程： （2分） 输出方程： -（1分）状态表：-（3分）从状态表可得：为受X控制的可逆4进制值计数器。-（2分）三、设计题：（每10分，共20分）1 解：（1）依题意得真值表如下:-3分NOA B CF0000110010201003011141000510116110171110 （2）由真值表可得：-3分 （3） 选用8选1数选器实现该逻辑电路如下：-4分2.解：（1） 从波形图上可得：该电路有5个状态，且电路为上升沿触发，电路为穆尔型时序电路。任取74161累加计数中的5个状态，这里取0000至0100共5个状态，任取一种映射得计数器状态与V01、 V02的真值表如下： NOVO1VO2 000000110001102001001300110