Array基板Process flow.ppt_第1页
Array基板Process flow.ppt_第2页
Array基板Process flow.ppt_第3页
Array基板Process flow.ppt_第4页
Array基板Process flow.ppt_第5页
已阅读5页,还剩9页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

Array基板Processflow AFFSLTPS12PEP From LTPStraining201404258th PEP1 LS 沉膜前清洗 去除ParticleLS 遮光层 材料可为a Si metal等吸遮光材料 防止Poly受到强光照射产生光生载流子 导致器件漏电流增大 LS作用 遮蔽背光 减少其对半导体电性的影响 LTPS采取TopGate设计 顶栅结构 TN产品为BottomGate 顶栅结构 LTPS受背光源影响 会产生光电漏电 影响Device性能 PEP2 poly NMOS PMOS Pad a Si Poly Poly 3Layer的作用 缓冲层 防止玻璃基板中的杂质在热制程中扩散到LTPS中 降低漏电流 SiNx隔绝离子的能力较强与玻璃接触的应力较小 SiOx与多晶硅界面润湿角比较好 故采用SiNx SiOx的堆叠方式 ELA ExcimerLaserAnnealing即准分子激光退火 指通过准分子激光对a Si进行照射 实现a Si薄膜向多晶硅薄膜 Poly Si 的转变 SiO2 SiNx PEP3 NCD NCD NChanneldoping 调整TFTVth阈值电压 所用气体为BF3 Ash目的 由于implant导致PR表面发生碳化 膜质变的致密难剥离 通过对PR表面轰击 蚀刻将硬化膜Ash 利于PR剥离 PEP4 NP N Doping 高浓度P离子注入 控制形成NMOS源漏极区 所用气体为PH3 NMOS N Mental Oxide Semiconductor 意思为N型金属 氧化物 半导体 拥有这种结构的晶体管我们称之为NMOS晶体管 PMOS即为P型 CMOS为同时存在NMOS与PMOS的晶体管 PEP5 GE GI SiOx SiNx 连接 隔绝 SiNx具有高的击穿电压可做为栅极绝缘层 但其与多晶硅界面存在过多的缺陷 故采用SiOx与SiNx堆叠的方式 同时SiOx与多晶硅表面的晶界匹配 应力匹配及具有良好的台阶覆盖性特优点 PEP6 PP P Doping 高浓度B离子注入 控制形成PMOS源漏极区域 使用BF3气体 PEP7 ILD RTA 活化 修复受损晶格 让杂质进行活性位置 氢化 多晶硅晶粒间存在粒界态 多晶硅与氧化层间存在界面态 影响晶体管电性 氢化处理以氢原子填补多晶硅原子的未結合鍵或未飽和鍵 粒界态 氧化层缺陷 以及界面态 来减少不稳态数目 提升电特性 迁移率 阈值电压均匀性等 PEP8 SD DHFCLN 除去poly表面的氧化层 降低M2poly接触阻抗 Anneal 热退火 形成Mo Si固溶体 发生欧姆接触 提高电子迁移率 PEP9 PLN PLN 平坦层目的 1 平坦化 使配向更均匀 2 减小couple电容 降低datalineloading PEP10 BITO Anneal目的 提高ITO膜层的稳定性 ITO晶化 增加导电率 低温成膜 多数是低价的铟锡氧化物 在高温环境下会继续与氧发生反应 形成高价的氧化物 为了让膜质稳定 要进行热处理 PEP11 PV PL NMOS PMOS a Si Poly GI

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论