数字电子指导书范文.docVIP

数字电子指导书范文 数字电子实验指导书数字电子实验指导书辽宁石油化工大学职业技术学院目录 一、基础实验部分实验一集成逻辑门电路逻辑功能的测试实验二集成逻辑门电路的参数测试实验三组合逻辑电路的实验分析实验四数据选择器实验五触发器的功能及应用实验六计数器的功能及应用实验七中规模集成计数器的应用实验八计数、译码、显示综合实验实验九利用TTL集成逻辑门构成脉冲电路实验十555时基电路实验一集成逻辑门电路逻辑功能的测试实验二集成逻辑门电路的参数测试实验三组合逻辑电路的实验分析实验四数据选择器实验五触发器的功能及应用实验六计数器的功能及应用实验七中规模集成计数器的应用实验八计数、译码、显示综合实验实验九利用TTL集成逻辑门构成脉冲电路实验十555时基电路 二、设计性实验部分实验一熟悉实验系统-门电路逻辑功能验证实验二组合逻辑数字电路设计实验三时序逻辑数字电路设计实验一熟悉实验系统-门电路逻辑功能验证实验二组合逻辑数字电路设计实验三时序逻辑数字电路设计基础实验部分实验一集成逻辑门电路逻辑功能的测试 一、实验目的 1、熟悉数字逻辑实验箱的结构、基本功能和使用方法。 2、掌握常用非门、与非门、或非门、与或非门、异或门的逻辑功能及其测试方法。 二、实验仪器及设备 1、数字逻辑实验箱1台 2、万用表1只 3、元器件74LS0074LS0474LS5574LS86各一块导线若干 三、实验内容 1、测试74LS04（六非门）的逻辑功能将74LS04正确接入面包板，注意识别1脚位置（集成块正面放置且缺口向左，则左下角为1脚）重点讲解，按表1-1要求输入高、低电平信号，测出相应的输出逻辑电平。 得表达式为A Y?表1-174LS04逻辑功能测试表 2、测试74LS00（四2输入端与非门）逻辑功能将74LS00正确接入面包板，注意识别1脚位置，按表1-2要求输入高、低电平信号，测出相应的输出逻辑电平。 得表达式为B AY?表1-274LS00逻辑功能测试表 3、测试74LS55（二路四输入与或非门）逻辑功能将74LS55正确接入面包板，注意识别1脚位置，按表1-3要求输入信号，测出相应的输出逻辑电平，填入表中。 （表中仅列出供抽验逻辑功能用的部分数据）表1-374LS55部分逻辑功能测试表本器件的逻辑表达式应为Y=EFGH ABCD?,与实侧值相比较，功能正确。 4、测试74LS86（四异或门）逻辑功能将74LS86正确接入面包板，注意识别1脚位置，按表1-4要求输入信号，测出相应的输出逻辑电平。 得表达式为Y=A?B表1-474LS86逻辑功能测试表 四、实验结果分析（回答问题）若测试74LS55的全部数据，所列测试表应有256种输入取值组合。 用实验箱、万用表作一个实验示范，并强调测试方法及万用表的用法。 实验实验 二一、实验目的掌握TTL和CMOS与进一步熟悉数字逻辑 二、实验仪器及设 1、数字逻辑实验箱 2、万用表2只 3、元器件74LS20电阻及导线若干 三、实验内容（简 1、TTL与非门74LS导通电源电流I CCL和非门，两个门的输入端作图2-1低电平输入电流I iL次。 测试电路如图2-2。 2、电压传输特性。 V O值，将结果记录入下表参数1A1B I iL(mA)1.11.2I iH(uA)99二集成逻辑门电路的参数测试非门主要参数的意义及测试方法。 辑实验箱的基本功能和使用方法。 设备箱1台0（T063）、CC4012各一块，2CK114只简单实验步骤、实验数据及波形）S20静态参数测试和截止电源电流I CCH。 测试电路如图2-1。 作相同处理。 测得I CCL=12mA，I CCH=1.6mA1图2-2和高电平输入电流I iH。 每一门和每一输入调节电位器RW，使V i从0V向5V变化，表中。 测试电路如图2-3。 1C1D2A2B1.11.01.01.19910974LS20为双与入端都测试一逐点测试V i和2C2D1.11.098图2-3Vi0.30.511.21.31.351.41.451.51.61.72.43.6Vo3.63.632.72.42.11.61.31.00.70.30.30. 33、CMOS双四输入与非门CC4012静态参数测试将CC4012正确插入面包板，测电压传输特性。 测试电路和方法同上，输出端为空载测量。 将结果记录入下表中。 Vi00.5122.32.42.452.52.552.62.734.55Vo55555555000000 四、实验结果分析（回答问题） 1、测量TTL与非门输出低电平时要加负载，因为要求集成块有一定带负载的能力，而TTL与非门输出低电平时会有较大负载电流。 图2-3中R选用360是根据最大允许负载电流为扇出系数 （8）低电平输入电流IiL（1.6mA）得到的。 若R很小会使负载电流过大，无法得到正常的输出低电平。 2、与非门输入端悬空可以当作输入为“1”，因为悬空相当于R i=，由输入端负载特性可得此结论。 3、TTL或非门闲置输入端的处置方法与其它输入端并联；接地。 4、实验中所得I CCL和I CCH为整个器件值，单个门电路的I CCL和I CCH为所测值的一半。 5、CC4012的V DD=15V，则其V OH=14.95V、V OL=0.05V、V TH=7.5V。 重点讲解组合逻辑电路的实验分析的方法与步骤及在实验设备中如何去实现。 实验三组合逻辑电路的实验分析 一、实验目的 1、学会组合逻辑电路的实验分析方法。 2、验证半加器、全加器的逻辑功能。 二、实验仪器及设备 1、数字逻辑实验箱1台 2、万用表2只 3、元器件74LS 00、74LS20各一块，74LS 55、74LS86各一块电阻及导线若干 三、实验线路图 四、实验内容 1、测试用与非门构成的电路的逻辑功能按图3-1接线。 按下表要求输入信号，测出相应的输出逻辑电平，并填入表中。 分析电路的逻辑功能为半加器，写出逻辑表达式为Y=A?B Z=AB 2、测试用异或门和与非门组成的电路的逻辑功能按图3-2接线。 按下表要求输入信号，测出相应的输出逻辑电平，并填入表中。 分析电路的逻辑功能为半加器，写出逻辑表达式为Sn=A?B Cn=AB A B YZ 00000110101011013、测试用异或门、非门和与或非门组成的电路的逻辑功能按图3-3接线。 按下表要求输入信号，测出相应的输出逻辑电平，并填入表中。 分析电路的逻辑功能为半加器，写出逻辑表达式为Sn=A?B?C Cn=AB+(A?B)C Sn=A?B?C Cn=AB+(A?B)C AnBn Cn-1Sn Cn0000000110010100110110010101011100111111 五、实验结果分析（回答问题） 1、总结用实验来分析组合逻辑电路功能的方法为按图接线，将输入的所有取值组合对应输出测出来，得到该电路的真值表，进而写出逻辑函数表达式，概述电路的逻辑功能讲解74LS138的用法及数据选择器在微机控制等领域的应用。 此为学生自拟实验由学生自拟，老师着重是辅导。 A BSn Cn0000011010101101 一、实验目的 1、进一步熟悉用实 2、了解中规模集成 3、了解组合逻辑电同特点 二、实验仪器及设 1、数字逻辑实验箱 2、万用表1只 3、元器件74LS00导线若干 三、实验线路图实验四数据选择器实验来分析组合逻辑电路功能的方法。 成八选一数据选择器74LS151的应用。 电路由小规模集成电路设计和由中规模集成设备箱1台 0、74LS04各1块，74LS 20、74LS151各成电路设计的不1块 四、实验内容（简单实验步骤、实验数据及波形） 1、利用数字逻辑实验箱测试74LS151八选一数据选择器的逻辑功能，按图5-1接线，将实验结果记录在下表中。 选通址输入数据输入出S A2A1A0D0D1D2D3D4D5D6D7Y Y1X X X X X X X X X X X01000D0X X X X X X X D00D001X D1X X X X X X D11D010X X D2X X X X X D22D011X X X D3X XXX D33D100XXXX D4XXXD44D101XXXXXD5XXD55D110XXXXXXD6XD66D111XXXXXXXD7D77D 2、交通灯红用R、黄用Y、绿用G表示，亮为1，灭为0。 只有当其中一只亮时为正常Z=0，其余状态均为故障Z=1。 该交通灯故障报警电路如图5-1，接线并检查电路的逻辑功能，将结果记录在下表中，可得表达式为Z（R，Y，G）=m（0，3，5，6，7） 3、有一密码电子锁，锁上有四个锁孔A、B、C、D，按下为1，否则为0，当按下A和B、或A和D、或B和D时，再插入钥匙，锁即打开。 若按错了键孔，当插入钥匙时，锁打不开，并发出报警信号，有警为1，无警为0。 设计出电路如图5-3，按图接线并检查电路的逻辑功能，列出表述其功能的真值表，记录实验数据如下表，可得表达式为F（AB,C,D）=m（0,1,2,3,4,6,7,8,10,11,13,14,15） 五、实验结果分析（回答问题） 1、由以上实验测试结果，可知74LS151八选一的功能正常。 2、用中规模集成电路设计逻辑函数的特点为较小规模集成电路更便于修改设计，且设计中多使用最小项表达式，设计思想可以更加清晰。 讲解74LS151的用法及数据选择器在微机控制等领域的应用。 此为学生自拟实验由学生自拟，老师着重是辅导。 实验五触发器的功能及应用 一、实验目的 1、学会测试触发器逻辑功能的方法。 2、进一步熟悉RS触发器、集成JK触发器和D触发器的逻辑功能及触发方式。 3、进一步熟悉数字逻辑实验箱中单脉冲和连续脉冲发生器的使用方法。 二、实验仪器及设备 1、数字逻辑实验箱1台 2、万用表1只 3、双踪示波器XJ4328XJ4318一台 4、元器件74LS 00、74LS74各1块，74LS 20、74LS76各1块导线若干 三、实验线路图 四、实验内容（简单实验步骤、实验数据及波形） 1、基本RS触发器逻辑功能测试利用数字逻辑实验箱测试由与非门组成的基本RS触发器的逻辑功能，R、S接电平开关，Q、Q接电平显示，将结果记录在下表中。 R SQ 2、集成JK触发器逻辑功能测试D SD RQ QQ Q0101001110 (1)直接置0和置1端的功能测试 （2）JK逻辑功能的测试按下表测试并记录JK触发器的逻辑功能（表中CP信号由实验箱操作板上的单次脉冲发生器提供）。 J Cn Qn1?10/10/100/10/110/10/100/1010/10/100/1110/10/100/11/0 (3)JK触发器计数功能测试使触发器处于计数状态（J=K=1），CP信号由实验箱操作板中的连续脉冲（矩形波）发生器提供，可分别用低频(f=110HZ)和高频（f=20150KHZ）两档进行输入，分别用实验箱上的LED电平显示器和XJ4328双踪示波器观察工作情况，记录CP与Q的工作波形，Q状态更新发生在CP的下降沿。 Q信号的周期是CP信号周期的两倍。 3、集成D触发器逻辑功能测试 （1）D触发器逻辑功能的测试按下表测试并记录D触发器的逻辑功能（表中CP信号由实验箱操作板上的单次脉冲发生器提供）。 D Cn Qn1?010/1000/10/1110/1100/10/1 (2)D触发器计数功能测试使触发器处于计数状态（D=），CP端由实验箱操作板中的连续脉冲（矩形波）发生器提供，可分别用低频(f=1-10HZ)和高频（f=20-150KHZ）两档进行输入，分别用实验箱上的LED电平显示器和XJ4318/XJ4328双踪示波器观察工作情况，记录CP与Q的工作波形，Q状态更新发生在CP的上升沿。 Q信号的周期是CP信号周期的两倍。 五、实验结果分析（回答问题） 1、画出工作波形图。 2、比较各种触发器的逻辑功能及触发方式基本RS触发器置 0、置 1、保持功能，有不定状态；低电平触发。 JK触发器置 0、置 1、保持、计数功能，有低电平有效的直接置 0、置1端；下降沿触发。 D触发器置 0、置 1、保持、功能，有低电平有效的直接置 0、置1端；上升沿触发。 六、思考题将一个带直接置0/1端的JK触发器置为0有以下几种方法CP JK D S DR100111次或2次）1111将一个带直接置0/1端的JK触发器置为1有以下几种方法CP JK D S DR101011次或2次）1111将一个带直接置0/1端的D触发器置为0有以下几种方法CP DDSDR10011次或2次）Q11将一个带直接置0/1端的D触发器置为1有以下几种方法CP DDSDR01111次或2次）Q11讲解小规模计数器的应用及组成原理。 实 一、实验目的 1、学习计数器逻辑 2、熟悉计数器（异 二、实验仪器及设 1、数字逻辑实验箱 2、万用表1只 3、双踪示波器XJ 434、元器件74LS00导线若干 三、实验线路图实验六计数器的功能及应用辑功能的测试方法。 异步三位二进制加/减法及十进制加法）的工设备箱1台328XJ4318一台 0、74LS76各1块工作原理。 四、实验内容（简单实验步骤、实验数据及波形） 1、异步二进制加法计数器按图8-1接线，组成一个三位异步二进制加法计数器，CP信号可利用数字逻辑实验箱上的单次脉冲发生器或低频连续脉冲发生器，清0信号DR由逻辑电平开控制，计数器的输出信号接LED电平显示器，按下表进行测试并记录。 （2）在CP端加高频连续脉冲，用示波器观察各触发器输出端的波形，并按时间对应关系画出CP、Q 1、Q 2、Q3端的波形。 2、异步二进制减法计数器在预习时画出用JK触发器构成的三位异步二进制减法计数器的逻辑电路如图8-2。 按图接线，然后按步骤1所述内容进行测试。 DR进制数00123456789十进制数 007654321003、异步十进制加法计数器按图8-3接线，组成一个异步十进制加法计数器，CP信号可利用数字逻辑实验箱上的单次脉冲或低频连续脉冲发生器，清0信号DR由逻辑电平开关控制，各触发器的输出端及进位输出端分别接到LED电平显示插孔，按下表进行测试并记录。 DR进制数001234567890 （2）在CP端加高频连续脉冲，用示波器观察各触发器输出端的波形，并按时间对应关系画出CP、Q 1、Q 2、Q 3、Q 4、Z端的波形。 五、实验结果分析（ 1、画出工作波形图二进制加/减法计数的边沿。 相异点进位信讲解中规模计数器的十进制计数器（回答问题）。 数器的相同点都为异步计数器，进位信号信号分别取自低位状态的下降沿和上升沿。 的应用及组成原理。 号取自低位状态实验七中规模集成计数器的应用 一、实验目的 1、熟悉中规模集成计数器的功能及应用。 2、进一步熟悉数字逻辑实验箱中的译码显示功能。 二、实验仪器及设备 1、数字逻辑实验箱1台 2、万用表1只 3、双踪示波器XJ4328/XJ4318一台 4、元器件74LS 00、74LS 20、74LS161各1块导线若干 三、实验线路图 四、实验内容（简单实验步骤、实验数据及波形） (一)用74LS161及辅助门电路实现一个10进制计数器 1、利用异步清0端DR。 电路图如图9-1。 2、利用同步置数端DL，从0000开始计数。 电路图如图9-2。 3、利用同步置数端DL，到1111结束。 电路图如图9-3。 4、利用同步置数端DL，从某状态DCBA开始，到另一状态D1C1B1A1结束。 （例从0001开始，到1010结束的10进制）电路图如图9-4。 计数器的CP端接低频连续脉冲，输出状态接LED电平显示，逻辑电平开关作为并行输入数据，观察计数器的功能。 列出表述其功能的计数状态顺序表，记录实验数据。 电路图9- 1、图9-2数据为下表P DC BA进制数012345678900电路图9-3的数据为下表P DC BA进制数678910111213141500电路图9-4的数据为下表P DC BA进制数1234567891000（二）利用实验箱上的高频连续脉冲作CP，用示波器观察Q D、Q C、Q B、Q A的波形，并按时间对应关系记录下来。 （略） 五、实验结果分析（回答问题） 1、74LS161的置0端为异步置0，置数端为同步置数。 2、若要求计数器具有暂停计数功能，可以A封锁CP信号B令EP=ET=0此为学生自拟实验由学生自拟，老师着重辅导。 实验八计数、译码、显示综合实验 一、实验目的 1、熟悉中规模集成电路计数器的功能及应用。 2、熟悉中规模集成电路译码器的功能及应用。 3、熟悉LED数码管及显示电路的工作原理。 4、学会综合测试的方法。 二、实验仪器及设备 1、数字逻辑实验箱 2、万用表1只 3、元器件74LS9074LS49（或74LS24共阴型LED数码管导线若干 三、实验线路图 四、实验内容（简用集成计数器74LS9一个60进制计数器（6进验箱上的LED译码显示电数器由自行设计、安装的数、译码、显示电路。 用数器的计数脉冲，通过数 五、实验结果分析 1、简要说明数码管后，又回到00状态。 2、根据实验中的体会分单元电路安装、调试。 六、回答思考题箱1台02块49）1块1块简单实验步骤、实验数据及波形90分别组成8421码十进制和六进制计数器进制为高位、10进制为低位）。 其中10进电路显示（注意高低位顺序及最高位的处理的译码器、数码管电路显示，这样组成一个用实验箱上的低频连续脉冲（调节频率为1数码管观察计数、译码、显示电路的功能为析自动计数显示的情况该计数器从00递增会，说明综合测试较复杂中小规模数字集成器，然后连接成进制计数器用实理），6进制计个60进制的计1-2HZ）作为计为正确。 增加1，直到59成电路的方法 1、共阴、共阳LED数码管应分别配用译中为1和译中为0输出方式的译码器。 2、数码管驱动电路中的电阻值是根据额定工作电流来确定的。 如果60进制计数器采用高位接10进制、低位接6进制的方式，计数顺序为低位按6进制计数，所以00递增到05后，下一个状态为10，再递增到15，下一个状态为20，以此类推，直到95后，回00状态。 介绍振荡器的原理及实现方法。 实验九利用TTL集成逻辑门构成脉冲电路 一、实验目的 1、掌握用集成门构 2、了解电路参数变 3、了解电路参数变 二、实验仪器及设 1、数字逻辑实验箱 2、万用表1只 3、双踪示波器XJ 434、元器件74LS0 三、实验内容 1、多谐振荡器 2、环形振荡器将74LS002输入四V i 1、V 01、V i 2、V0的波形期。 将74LS002输入四与可接通电源。 用示波器观察V i 1、V构成多谐振荡器和单稳电路的基本工作原理变化对振荡器波形的影响。 变化对单稳电路输出脉冲宽度的影响。 设备箱1台328/XJ43181台001块、1.2K电位器1只、电阻、电容、图11-1多谐振荡器图11-2环形振荡器四与非门、电阻、电容等按图11-1接线。 形。 按时间对应关系记录下来，测出振荡器与非门、电阻、电容等按图11-2接线。 经V i 2、V 02、V i 3、V0的波形，按时间对应关系理。 导线若干用示波器观察器输出波形的周经检查无误后方系记录下来。 改变电位器的阻值，用示波器观察振荡周期的变化趋势，计算出该振荡器振荡频率的变化范围f min=33.4kHz fmax=434.8kHz 3、积分型单稳电路按图11-3接线，用实验箱上的高频连续脉冲作为输入信号V i1。 用示波器观察，调整输入波形为一定脉冲宽度时，用示波器观察V i 1、V 01、V i 2、V0的波形，按时间对应关系记录下来，测出输出脉冲的宽度t p1=0.7uS将图11-3再加一级非门输出，比较两种电路的输出波形有无不同，将电容改为0.01uF，再测量电路输出脉冲的宽度t p2=2.1uS 四、实验分析 1、波形图 2、将实验所得数据与理论计算值相比较，不一致的原因测量误差；理论计算误差。 3、总结归纳元件参数的改变对电路参数的影响环形振荡器电阻改变使周期相应变化；积分型单稳电容改变使输出脉宽相应变化。 一、实验目的 1、熟悉555时基电 2、熟悉555时基电 二、实验仪器及设 1、数字逻辑实验箱 2、万用表1只 3、双踪示波器XJ 434、元器件NE555 三、实验线路 四、实验内容 1、555时基电路逻辑 （1）按图12-1接线管输出端DIS分别接LED导通时灯灭，放电管截止 （2）按表12-1进行实验十555时基电路电路逻辑功能的测试方法。 电路的工作原理及其应用。 设备箱1台328/XJ43181台51块、1.2K电位器1只、电阻、电容、导辑功能测试线，将R端接实验箱的逻辑电平开关，输出D电平显示，检查无误后，方可进行测试。 止时灯亮）行测试，改变R W1和R W2的阻值，观察状导线若干出端OUT和放电（注放电管状态是否改变。 （3）按表12-2测试，将结果记录下来，用万用表测出TH和TR端的转换电压，为3.3V和1.7V，与理论值2/3V和1/3V比较，是一致的。 （注表中某步骤若状态未转换，转换电压一栏填X） 2、555时基电路的应用用555时基电路设计一个多谐振荡器，频率为1KHZ。 用示波器观察得到的矩形波。 五、实验结果分析（回答问题）总结555时基电路的逻辑功能有两个触发端，分别为高触发置0和低触发置1，触发电平分别为2/3V和1/3V，可利用触发端来实现相应的 0、1状态。 回答思考题 1、555时基电路的端分别采用高触发、低触发、低电平有效的触发方式。 2、555时基电路中，CO端为基准电压控制端，当悬空时，触发电平分别为2/3V和1/3V；当接固定电平时，触发电平分别为Vco和1/2Vco。 3、若电路图12-1中电源电压采用+12V，则表12-2中数据相同，转换电压变为4V和8V。 此时输出OUT的高、低电平为10V、0.3V。 设计性实验部分实验一熟悉实验系统-门电路逻辑功能验证 一、实验目的通过本实验，使学员熟悉数字电路与逻辑设计实验需用的仪器设备和EDA软件。 通过一个门电路功能验证实验掌握可编程逻辑器件CPLD/FPGA的设计流程。 二、实验原理在MAX+plusII软件中利用门电路构建一个简单逻辑电路，并测试其功能。 要求完成设计输入，编译与适配，功能仿真与时序分析，管脚的分配与定位，编程下载与硬件实现。 使用实验箱中拨码开关输入模块输入高低电平，输出通过LED数码管显示。 三、主要仪器及器材1.微机(配有MAX+plusII软件)2.CPLD/FPGA实验箱一台 四、实验方法与步骤1.项目的设计输入使用原理图输入法根据MAX+plusII软件系统提供的元器件库及各种符号和连线画出原理图，形成原理图输入文件，也可采用其它输入方法完成该步骤。 2.项目的编译与适配选择当前项目文件欲设计实现的实际芯片型号进行编译适配。 3.项目的功能仿真与时序分析MAX+plusII软件支持电路的功能仿真和时序仿真，用以检测电路的预期功能和技术指标。 4.管脚的重新分配与定位根据设计者的习惯或电路的布局可以方便地对管脚进行和再分配。 5.器件的下载编程与硬件实现将所设计的电路写入可编程器件中，并根据管脚分配图在CPLD/FPGA实验箱上将相应的管脚与外围电路相连接。 五、实验注意事项1.严格遵守实验室操作管理规程，爱护实验器材，实验结束后注意仪器归位，如发现仪器出现故障应及时报告。 2.实验数据由老师检查并签字后方生效。 六、实验结果处理观察实验结果，填写实验报告。 实验报告要求1.使用统一的标准实验报告册。 2.绘制电路原理图（或VHDL源代码），对信号输入输出部分进行说明。 3.打印仿真结果。 4.将教师签字的实验结果附于实验报告册中。 七、思考题1.可编程逻辑器件CPLD和FPGA在功能、结构上有什么不同？2.编译器和适配器的作用是什么？实验二组合逻辑数字电路设计 一、实验目的掌握组合逻辑电路的设计方法，巩固可编程逻辑器件的设计方法，通过电路的设计、仿真到硬件实现，提高自我运用知识的能力，进一步深入掌握组合逻辑电路的相关知识。 二、实验原理以下设计题目，可酌情选作其中的部分内容，学员也可自选题目，经实验老师同意后进行操作。 1.交通管理灯报警系统十字路口的交通管理灯分红、黄、绿三种，它们之间应符合以下逻辑关系红、黄、绿三种灯单独工作或黄、绿灯同时通电均为正常状态，否则为不正常状态应报警、发出报警信号。 请设计一个报警电路满足上述要求。 2.火灾报警系统如果我们要在某些单位安装检疫的火灾报警系统，当有人按下呼叫按钮时，消防队值班室与该单位相应的灯就亮。 但是由于各单位的情况不同，相互之间有个优先顺序。 设A、B、C、D四个单位，当A号单位的按钮按下时，无论其它单位的按钮是否按下，值班室中只有A号单位指示灯亮；当A号单位的按钮没有按下而B号单位的按钮按下时，无论C、D号单位的按钮是否按下，值班室中只有B号单位指示灯亮；当A、B号单位的按钮没有按下而C号单位的按钮按下时，无论D号单位的按钮是否按下，值班室中只有C号单位指示灯亮；只有在A、B、C号单位的按钮均未按下而D号单位的按钮按下时，值班室中D号单位指示灯才亮。 同时无论哪个单位呼叫灯亮，电铃都能响，以发出呼叫声。 设计一个逻辑电路满足上述要求。 3.码制转换器在二十进制编码中，是用四位二进制代码表示一位十进制数09这十个状态的。 按不同的排列，可以组成多种的编码。 各种编码都有其各自的特点，适用于不同应用场合，因此往往需要码制之间的转换。 表1列出了三种常用的码。 （1）设计一个电路实现8421码转换成余三码。 （2）设计一个电路实现8421码转换成循环码。 表1三种常用的码。 8421余三码循环码01234567890000000100100011010001010110011110001001001101000101011001111000100110101011110000000001001100100110011101010100110011014.数值比较器在一些数字系统中，经常需要比较两个数字的大小或是否相等，完成这一功能的逻辑电路通称为数值比较器。 请在设计一位比较器的基础上完成多位数值比较器。 一位比较器的状态表及电路图如下所示。 表二一位比较器状态表A BB AY?B AY?B AY?00101010111011011101图1一位比较器电路图5.四人表决电路用标准的MSI产品设计组合逻辑电路，可以缩小体积，减少连线，提高可靠性。 试用74LS151芯片设计一个四人无弃权表决电路，逻辑上要求三人以上同意才通过。 74LS151芯片的外引脚排列图如图2所示。 其中C、B、A为三位地址码，S为低电平选通输入端，D0D7为数据输入端，输出Y为原码输出端，W为反码输出端。 图274LS151外引脚排列图6.血型关系检测电路人类有四种血型A、AB、B和O型。 输血时，输血者和受血者必须符合表3的血型相容规定，即O型血可以输给任何血型的人，但O型血的人只能接受O型血；AB型血的人只能输给AB型血的人，但AB型血的人能接受所有血型的血；A型血可以输给A型及AB型血的人，而A型血的人能接受A型血及O型血；B型血可以输给B型及AB型血的人，而B型血的人能接受B型血及O型血。 表中便是两者血型相容。 试设计一电路，判断输血和受血者是否符合规定。 如符合，输出为1，否则输出为0。 表3血型相容规则受血输血ABAB OABABO7.数码转换电路的设计有一测试系统的测试结果是以二进制数码表示，数的范围为013，要求用两个七段数码管显示十进制数，试设计将二进制数码转换成2位8421码的电路。 8.奇偶校验电路的设计用一个3-8译码器和最少的门电路设计一个奇偶校验电路，要求当输入的四个变量总有偶数1时输出为1，否则为0。 9.设计一个保险箱的数字防盗锁，该所有规定的4位代码A、B、C、D的输入端和一个开箱钥匙孔信号E的输入端，锁的代码由实验者自编（例如1001）。 当用钥匙开箱时（E=1），如果输入代码符合该所设定的代码，保险箱被打开（X=1），如不符合，电路将发出报警信号（Y=1）。 三、主要仪器及器材1.微机(配有MAX+plusII软件)2.CPLD/FPGA实验箱一台 四、实验方法与步骤要求完成设计输入，编译与适配，功能仿真与时序分析，管脚的分配与定位，编程下载与硬件实现。 学员可有效利用实验箱所提供的各