基于锁相环的FSK数据收发传输系统实现研究.doc

基于锁相环的FSK数据收发传输系统实现研究目 录摘 要IABSTRACTII目 录III第1章 绪论11.1 课题研究的背景和意义11.2 国内外的研究水平21.3 本文的主要研究内容及章节安排2第2章 系统理论分析及总体设计方案42.1 二进制频移键控42.1.1 基本原理42.1.2 FSK信号产生方法42.1.3 FSK信号的解调方法52.2 锁相环72.2.1 锁相环路的工作原理72.2.2 锁相环路的组成部分72.2.3 锁相环路的基本方程92.2.4 锁相调频电路102.3 系统总体方案设计112.3.1 发射机方案设计112.3.2 接收机方案设计112.4 本章小结12第3章 系统的硬件设计133.1 发射机硬件设计133.1.1 锁相频率源设计133.1.2 功率放大电路183.1.3 天线183.1.4 STM32最小系统电路设计193.1.5 DAC和模拟开关213.1.6 发射机总体框图233.2 接收机硬件设计233.2.1 低噪放大电路233.2.2 混频器电路243.2.3 窄带FSK接收机设计263.2.4 比较器273.2.5 接收机总体框图283.3 本章小结28第4章 系统的软件设计294.1 STM32开发方式介绍294.2 STM32实现系统整体控制的流程304.3 STM32实现对锁相环ADF4001的控制304.4 STM32实现对DAC模块的控制324.5 STM32产生脉冲宽度调制信号334.6 本章小结34第5章 系统测试355.1 FSK发射机测试355.1.1 锁相环测试355.1.2 DA输出电压与压控振荡器输出频率测试355.1.3 STM32生成脉宽可调的数字基带信号365.2 FSK接收机测试375.2.1 混频器测试375.2.2 接收机输出测试375.3 本章小结39结 论40参考文献41致谢4233第1章 绪论第1章 绪论1.1 课题研究的背景和意义随着网络和各类移动终端普及，数字通信在不同的通信业务中得到了广泛的应用。的传输方式有和两种。实际中的大多数信道并不能直接用于基带信号的传输，原因是基带信号在传输过程中往往伴随着丰富的低频分量。为了使能够在中完成信息传递，需要利用对系统载波进行。能对进行的方法有两种：（1）通过实现的调制，即把当成的一个特例，把当作的特殊情况进行处理；（2）利用的特点通过开关电路载波频率值的大小。这种方法通常称为法，通过这种方法对载波的、和分别进行键控，便可获得键控（PSK）、键控（ASK）和键控（FSK）。而对于数字通信系统的接收端，要想恢复出，可采用和非两种解调方式。由于FSK信号产生方法简单、易于实现，且在解调过程中可以不恢复本地载波，和性能也较强。因此，FSK技术在通信行业得到了广泛地应用。实现FSK信号的调制解调的方式很多，国外相关芯片厂商已经生产出专门用于FSK信号的产生和解调的单片集成芯片。经过研究，本文以锁相环（PLL）为核心完成FSK信号产生，即传输系统的发射机部分；以单片集成解调芯片完成FSK信号的解调部分，用比较器电路恢复FSK的数字基带信号。其特点是，利用较少的电路元器件和较简单的硬件电路来完成FSK信号发射接收传输系统。是利用的变化来传递数字消息。在2FSK中，随二进制在和两个频率点间变化。在FSK信号的已调波形中，若二进制数字1对应于载频，则数字0对应于载频。从原理上讲，产生FSK信号的方法有两种：其一是通过模拟调频电路来实现；其二可以采用键控法来实现。模拟调频法是利用基带信号直接控制模拟电路输出信号频率的大小来产生FSK信号；键控法则是通过二进制信号来控制开关电路，通过开关电路对信号频率值大小不同的两个独立进行选通，进而产生FSK信号。本文基于模拟调频电路产生FSK信号。 (phase-locked loop)是无线发射系统中能提供稳定信号的一种电路。锁相环是由、和三个模块电路组成的相位负反馈系统。的本质是通过对相位的比较去控制VCO输出端频率的大小。压控振荡器输出端信号分为两部分：其一作为锁相环输出，产生实验人员所需的频率信号；其二通过前置分频器与锁相环参考频率源产生的本振信号作相位比较，看两者是否有相位差。通过 VCO输出端信号相位和参考相位比较，若相位差存在，锁相环鉴相器的输出端电压大小发生变化，控制 VCO输出信号频率值大小发生变化，直到相位差恢复，达到锁频的目的。本文通过锁相环产生系统所需FSK信号的载波频率。本课题的目的是通过制作FSK数据收发传输系统，进一步理解FSK信号和锁相环的理论知识。基于对FSK信号和锁相环理论知识的了解，解决在系统硬件制作和软件编写调试过程中遇到的问题，提升学生运用理论知识解决实际问题的能力。1.2 国内外的研究水平在通信数字化的今天，网络和各类终端之间的通信是通过二进制代码进行数据传输的。然而，二进制基带信号并不能直接通过网络电缆、光纤或者无线媒介进行传输，需用频移键控原理把二进制基带信号调制为中心频率较高的 FSK信号，然后 FSK信号通过信道完成二进制数据在网络间信息传输。接收端通过将接收到的 FSK信号解调成二进制数据，通过相应转换将变成用计算机所能识别的，最终完成网络和各类终端之间的数字通信。由于计算机、手机等通讯设备在人们生活中的普及，人们对信息在终端之间传输的要求越来越高。信息传输的速率、正确性、及时性等都需要满足人们的使用需要。为了提前完成人类对信息交流所需要满足的技术条件，科研人员对FSK信号和其他数字调制技术进行了深入研究。通过对用户需求的不断满足，促进了人类通信技术的发展，也间接推动了社会的进步。国内外对FSK信号的研究都到了一个较为成熟的阶段。运用FSK技术进行数字信号的传递，在若干年前就已实现。在数字通信系统中，由于FSK信号的简单易行，FSK信号已成为科研人员研究其他数字调制技术的理论基础。1.3 本文的主要研究内容及章节安排本文主要研究内容有以下两部分，其一是制作一套基于锁相环的FSK信号的发射系统，其二是以集成芯片HA12413为核心制作接收系统来验证发射系统的正确性。锁相环部分要求用鉴频器ADF4001和压控振荡器MC12148制作，接收机用解调芯片HA12413和运算放大器LM339制作，其余电路可选择相关电路器件进行自主设计。研究开始时要对FSK调制解调原理和锁相环原理进行理论分析，在深入了解相关理论的基础上，进行硬件部分的设计工作。硬件部分结合微处理器STM32完成数字信号的调制，利用DA产生模拟电压控制压控振荡器，利用按键完成对FSK信号中心频率的键控。文章最后会对系统的性能和各个模块的指标进行详细的测试。本文的技术指标要求如下：1、设计一个中心频率在20-30MHz范围内可设置（频率步进值为0.25MHz）、频偏15kHz的窄带FSK发射机；2、使用单片接收机芯片HA12413设计一个FSK接收机验证FSK发射机设计的正确性；3、提交可演示工作原理的原型系统，完成现场实物演示；4、完成设计论文。文章各章节的具体安排如下：第二章对FSK信号收发传输系统进行原理分析。具体包括FSK信号的调制原理和相关的解调方法；锁相环的形成原理，理论分析和设计指标；锁相环在发射机调制系统的应用方式。并在本章节确定课题的总体设计方案。第三章对FSK信号收发传输系统的硬件设计进行阐述。其中发射机部分包括锁相环模块、功率放大模块、DA模块、单片机STM32最小系统和按键、模拟开关等外围电路；接收机部分包括低噪放大模块、混频器模块、解调芯片HA12413及其外围电路。第四章对发射机的软件设计进行阐述。既STM32处理器对发射机部分的整体控制，具体包括对锁相环产生频率值的控制和输入设备的控制，另外利用STM32处理器控制DA产生模拟电压和生成数字调制信号。第五章对FSK信号收发传输系统的测试进行阐述。在理论分析的基础上，对各级模块进行系统测试，通过理论分析的结果和硬件测试的结果进行对比，给出最终结果。第2章 系统理论分析及总体设计方案第2章 系统理论分析及总体设计方案2.1 二进制频移键控2.1.1 基本原理频移键控是通过数字基带信号来控制载波频率，通过载波频率的大小来反映数字信息的。在频移键控中，载波的频率值大小随二进制基带信号在和两个频率值之间跳变。其表达式见式（2-1）（2-1）发送“1”时，发送“0”时。典型波形如图2.1所示。图2.1 2FSK信号的时间波形由图2.1，FSK信号理论上可以看作载波频率不同的ASK信号的叠加，FSK信号的时域表达式（2-2）（2-2）由式（2-2）：g(t)为基带矩形脉冲信号，脉宽为，和分别是第n个信号码元（1或0）的初始相位。由于和在FSK信号中不携带数字基带信号的任何信息，和在理论计算中置零。因此，2FSK信号的表达式可以简化为式（2-3） （2-3）2.1.2 FSK信号产生方法FSK信号的主要通过两种方式生成：其一是通过模拟调频电路由基带信号控制VCO直接产生，如图2.2所示。图2.2 调频法产生2FSK信号其二是通过键控法来实现，即用数字基带信号控制开关电路的开通和闭合，通过开关电路的状态，使两个独立频率源在不同时刻通过开关电路，保证在基带信号一个码元期间，系统输出载波频率或，如图2.3所示。FSK信号图2.3 键控法产生FSK信号上述两种方法产生的FSK信号，两者之间的差别如下：由模拟调频电路生成的FSK信号在相邻码元之间的相位是连续的，这是一类特殊的FSK信号，称之为连续相位FSK信号；而键控法产生的FSK信号，是由不同的频率源在时序上分别通过开关电路形成的，故在基带信号相邻码元之间，FSK信号相位不连续。2.1.3 FSK信号的解调方法FSK信号常用的解调方法有如图2.4所示的相干解调和图2.5非相干解调两种。其原理是将FSK信号通过两个不同频点的带通滤波器，将FSK信号分解成两路ASK信号，各自进行解调后，再进行抽样判决。通过比较两路解调信号抽样值的大小，即抽样判决，恢复出数字基带信号。进行抽样判决时，判决规则要对应系统数字基带信号调制时的具体情况。若载波频率对应二进制数字1，则解调框图上路判决为1；若载波频率对应二进制数字1，则解调框图下路判决为1。图2.4 相干解调图2.5 非相干解调除上述介绍的方法外，FSK信号解调还有其他方式。下面介绍FSK信号的另外三种解调方式：1、 鉴频法用鉴频法解调FSK信号时，首先信号要通过带通滤波器滤除其他频点的干扰信号，再通过中放电路和鉴频回路完成信号的解调。鉴频法解调FSK信号的核心就是鉴频回路，通过鉴频回路，系统把FSK信号的上下频点变成两种电压信号，电压信号经低通滤波电路和比较器电路整合后，就能得到系统调制前的基带数字信号。2、 差分检测法差分检测法的原理是通过对FSK信号与其延迟后的信号比较，通过比较信号之间的相位差值恢复数字基带信号的。当FSK信号通过系统有严重的延迟失真时，由于失真同时影响相邻码元的信号，不影响比较结果，系统解调时可采用差分检测法；当系统信号失真不严重时，鉴频法解调效果较为理想。3、过零检测法 过零检测法的原理是通过检测过码元内零点数目的多少，用来区分两个不同频率的信号。FSK信号在单位时间内过零点数和载波频率的大小有关，通过检测FSK信号的过零点数可以反应信号载波频率的大小。FSK信号通过系统限幅电路后产生脉冲序列，脉冲序列经微分和整流电路形成脉冲序列，即为FSK信号的过零点。脉冲信号通过系统的脉冲展宽和低通滤波电路处理，得到脉冲信号的直流分量。脉冲直流分量经过比较器电路对信号幅度的区别，即可恢复出数字基带信号。2.2 锁相环2.2.1 锁相环路的工作原理锁相环由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成，其构造框图如图2.6所示。锁相环路的工作原理如下：压控振荡器的输出信号分为两部分，其一作为系统信号输出，另一部分通过前置分频器与锁相环参考频率信号进行相位比较，通过比较信号相位之间差值的变化，环路滤波器输出电压发生变化，电压的变化又可以通过控制压控振荡器输出信号频率发生变化，从而达到锁频目的。图 2.6锁相环2.2.2 锁相环路的组成部分（一）、鉴相器鉴相器本质上是相位比较器，用来比较锁相环参考信号的相位和压控振荡器（VCO）输出信号的相位。鉴相器的输出电压与两个比较信号的相位差成正比。鉴相器的功能可由乘法器实现，设鉴相器的输入信号即锁相环参考信号电压为，压控振荡器输出信号电压为，通过乘法器后，输出见式（2-4） U= （2-4）式中，为乘法器系数。在锁相环路中，鉴相器输出信号进入环路滤波器，因环路滤波起到低通滤波器的作用，高频分量不能通过环路滤波电路。故可认为鉴相器的输出信号只包含低频分量，则 （2-5）式（2-6）为鉴相器输出电压的最大值，式（2-7）为鉴相器输入信号的瞬时相差 （2-6） （2-7）由式（2-6）、（2-7），式（2-5）可以简化为 （2-8）通过锁相环的鉴相器电路，鉴相器两个输入信号的瞬时相位差将转变为输出电压信号。鉴相器的作用可用图2.7的数学模型表示。图2.7 鉴相器数学模型（二）、压控振荡器压控振荡器的输出信号频率由输入电压控制，可以把压控振荡器理解为电压和频率之间的变换电路。一般情况下，VCO的特性可以用与之间的关系曲线表示。图2.8是压控振荡器的频率电压关系特性曲线。图2.8 VCO频率电压关系特性曲线由图2.8可以看出，在一定范围内，和之间近似为线性关系： （2-9）在式（2-9）中是VCO的固有振荡频率，压控振荡器的输入电压为零时其输出频率的大小；是VCO特性曲线直线部分的斜率，其含义为单位控制电压所能引发的压控振荡器角频率变化的大小，称为压控灵敏度，单位rad/（s）。由锁相环路原理可知，VCO输出电压信号对鉴相器起直接作用的是瞬时相位。对式（2-9）两边同时进行积分 （2-10）由式（2-10）可知，压控振荡器在锁相环路中起到积分作用，式（2-10）可简化为： （2-11）由式（2-9）、（2-10）、（2-11）可知，压控振荡器所对应的数学模型如图2.9所示图2.9 压控振荡器数学模型（三）、环路滤波器环路滤波器在锁相环路中起到低通滤波的作用，可以滤除鉴相器输出的高频分量，抑制噪声，增强锁相环的稳定性。环路滤波器常用的电路形式为有源或无源积分电路，其在锁相环路中起到的作用如式（2-11） （2-11）环路滤波器的数学模型如图2.10所示图2.10 环路滤波器数学模型2.2.3 锁相环路的基本方程锁相环本质上是研究信号相位的，讨论的是输入输出信号的瞬时相位之间的关系。锁相环各模块的性能基于对信号相位的研究，而不是信号本身。锁相环路的基本方程见式（2-12） （2-12）锁相环基本方程所具有的意义如下：1、是PD、VCO输入和输出信号之间的相位差。2、 是通过锁相环各模块电路一步一步处理后得到的关于系统相位的控制量。3、锁相环方程描述了锁相环输入输出信号相位之间始终相等的关系，其具体关系是锁相环路的和控制相位差之和等于锁相环输入信号的瞬时相位。2.2.4 锁相环路的主要特点1、 良好的跟踪性能锁相环路系统进入锁定状态后，输入信号频率值的变化会引起输出信号频率值发生相应变化，引起这种变化的原因是输入信号频率变化导致锁相环路各模块状态变化，进而诱使VCO振荡频率变化，最终状态是=。2、 良好的窄带滤波特性锁相环路因为环路滤波器的存在，可以在通信系统中起到低通滤波的作用，因为其本身的优势，锁相环可以在信号为几百兆赫兹的中心频率下做到带宽为几十赫兹的滤波器，这种程度的窄带滤波性能是其他形式的滤波器所不能达到的。3、 锁定状态无剩余频差锁相环通过对鉴相器输入信号和参考信号比较产生的相位差，进而控制环路滤波器产生误差电压，改变压控振荡器的震荡频率，因此在锁相环锁定时只有剩余相位差，没有剩余频率差。4、易于集成化锁相环因在通信系统中应用的广泛性和实用性，促进技术人员完成了锁相环的集成化，环路集成化减小了环路体积，降低了成本，并且使锁相环的调试变得更加容易。2.2.5 锁相调频电路锁相环在通信系统中可以为发射机部分提供频率稳定的载波信号，由调制信号调制载波，可产生中心频率高度稳定的调频波。下面介绍所想调频电路的框图和电路实现的条件，图2.11为锁相调频电路的方框图图2.11 锁相调频电路这种电路实现的条件是：1、环路滤波的带宽应包含VCO自身震荡频率的不稳定变化，在此基础上，保证锁相环为系统提供频率高度稳定的载波信号。 2、调制信号在频率上产生的变化多环路滤波器不起影响，调制信号能控制压控VCO的输出频率，调制锁相环输出调频波。2.3 系统总体方案设计由上两节对锁相环和FSK调制解调原理的理论介绍，充分考虑硬件部分和软件部分实现系统的可能性，确定下面的设计方案。2.3.1 发射机方案设计方案选用模拟调频电路产生FSK信号。具体方案如下。锁相环硬件模块用集成锁相环频率合成器芯片ADF4001和压控振荡器芯片MC12864实现。软件部分，基于微处理器STM32最小系统平台，编写C语言控制程序，控制锁相环产生相应频率。通过程序控制单片机STM32产生基带信号，由基带信号控制模拟开关的开和关。模拟开关闭合时，程序控制锁相环锁定频率f1；模拟开关接通时，单片机控制DA模块产生模拟电压，电压控制锁相环压控振荡器部分，使锁相环产生频率f2。由于基带信号为方波信号，通过上述方法，基带信号处于“1”和“0”时，分别对应与频率f1和f2，即产生了中心频率为f0的FSK信号。锁相环和单片机产生的FSK信号，由于功率较小，不能满足系统要求，后级必须加入功率放大电路。用三极管搭建的丙类功率放大电路可以满足系统要求。2.3.2 接收机方案设计经理论分析，FSK信号的解调决定由鉴频法实现。FSK信号由于它的实用性，其解调已经可以用集成芯片实现。结合具体芯片实现解调的简易程度，系统接收机确定用集成芯片HA12413完成FSK信号解调的主要部分。集成芯片HA12413内部包含中频放大，正交检波等功能，配合外围的鉴频电路，可实现FSK信号的解调。由于HA12413解调的调频信号，中心频率固定在10.7MHz，发射机部分发射的信号为30.7MHz，所以选择在集成芯片HA12413前级添加低噪放大和混频模块，将信号下变频到10.7MHz，满足解调芯片的要求。通过鉴频器模块的FSK信号并不是基带信号，要完成FSK信号的解调，芯片HA12413后级需添加比较器模块。通过鉴频器鉴频后的FSK信号，产生与调制信号频率相同但幅度微小的电压信号，通过后级比较器整合可恢复基带信号。2.4 本章小结本章第一部分详细介绍了FSK信号调制解调的理论知识，第二部分介绍了锁相环路的工作原理和锁相环在系统中的应用。通过对锁相环原理的分析和对鉴相器芯片的了解，确定了锁相环的具体制作方式。基于FSK信号生成方式的简易程度，本论文确定基于模拟调频法生成FSK信号。用模拟开关和DAC控制锁相环完成具体频率FSK信号的调制。通过对FSK信号几种解调方法的对比，确定用鉴频法完成FSK信号的解调。同时，确定用STM32处理器完成对系统整体的控制工作。第3章 系统的硬件设计第3章 系统的硬件设计在理论研究的基础上，确定系统的工作流程，同时由系统的功能进行硬件模块化。根据各硬件模块所实现的功能，选用特定的芯片，结合各硬件模块间的兼容性和数据传输合理性进行硬件平台的总体设计。3.1 发射机硬件设计课题选用模拟调频法产生FSK信号，结合微处理机STM32单片机平台，实现FSK信号的传输。发射机部分包括锁相频率源模块、功率放大模块、DA按键模拟开关模块和单片机STM32平台。下面具体介绍发射机各硬件模块的实现方案。3.1.1 锁相频率源设计一、锁相环主要芯片简介经过理论学习和对目前存在的几种锁相频率源制作方法的了解，本课题初步认定了两中频率源的制作方法。其一是采用前置分频锁相环频率合成器。利用前置分频原理制作锁相频率源需要搭建锁相环各模块电路和前置分频器电路，比较复杂，再加上本设计的环路滤波器设计指标是由其他电路的测试指标和经验值经过并不严谨的计算得到，故设计的硬件电路调试起来比较复杂，满足课题对鉴相器步进制的要求比较困难。本课题采用另外一种方法制作锁相环频率合成器，通过将鉴相器功能和分频功能集成在一块芯片上的集成芯片和压控振荡器完成，锁相环具体芯片包括ADF4001和MC12148。MC12148是摩托罗拉公司生产的集成压控振荡器芯片，采用单电源5V电压供电，结合具体谐振电路其输出频率可达千兆赫兹级别，其外接电路简单，能将震荡频率信号分两部分进行输出，满足系统对锁相环指标的要求。 AD公司生产的集成芯片ADF4001，能同时满足锁相频率源对前置分频器和鉴相器功能的需求，可对参考信号和VCO反馈信号进行相位误差鉴别进而将相位误差输入到环路滤波器产生误差电压，且利用其制作的频率源环路滤波器部分的具体元件指标可用软件直接仿真生成，大大提高锁相频率源的稳定性。ADF4001采用5V直流电源提供芯片工作电压，正常工作时功耗小于25mW，其最高工作频率高达上百赫兹满足本文对输出频率值的要求，芯片内部包含的14位参考分频器和13位前置分频器可进行程序控制，提高了芯片程控的简易程度。二、锁相频率源的设计思路和实现方案1、 宽带VCO设计MC12148需外接电容和电感组成的并联谐振回路，外加变容二极管才能形成可变电压输入的振荡器。如图3.1所示图3.1 VCO电路原理图此电路为压控振荡器芯片MC12864的典型应用电路，可工作在很宽的频率范围内。谐振回路经pin3和pin4引脚接入，主要器件有电感L7、L8、L9和变容二极管D2、D3、D4、D5。VCO控制电压通过D2、D4连接点控制芯片MC12148，从而产生所需电压。课题要求FSK信号中心频率在20MHz30MHz之间变化，调谐范围很宽，其最高频率与最低频率之间的频率比见式（3-1） （3-1）由谐振频率公式（3-2） （3-2）计算可得，谐振回路的总电容比应在2.25以上。考虑到理论值与实际值之间的差异性，确定所需变容二极管的电容变化范围及电容比至少在3.5以上。由最终确定的锁相环硬件可知，式（3-2）中L = 660nH； 取值在42pF96pF的范围内。压控振荡器电路设计的一个主要内容就是对谐振电路变容二极管的选择，结合上文压控振荡器谐振电路电感和电容的取值和课题所需要的频率值的范围，选择合适的变容二极管。在通常情况下，的容值越大，系统二极管总电容的可变比范围也就越大，压控振荡器输出振荡频率的范围也就越大，因此选择大容值的变容二极管。但是的容值也不可过大，因为大容值的通常Q值较低，会恶化压控振荡器的相位噪声性能。经过对变容二极管容值和Q值的综合考虑，本文选择KV1471作为压控振荡器的变容二极管使用，其主要技术指标如图3.2所示图3.2 KV1471技术指标通过对谐振电路设计指标和硬件电路的具体调试后，电感值选用660nh（由560nh和100nh电感串联得到），变容二极管如图3.1所示，由四个变容二极管KV1471串并联得到。压控振荡器输出端分两路提供鉴相器输入频率RFINA和锁相环锁定频率RFOUT。2、 锁相环电路及环路滤波器设计ADF4001是AD公司生产的专门用于制作频率高度稳定的、可程序控制的锁相频率源系列芯片的一种， ADF4001工作原理框图如图3.3所示图3.3 ADF4001工作原理框图本文的锁相频率源的工作原理如图3.3所示，20MHz有源晶振经14位R计数器分频后得到参考信号脉冲，VCO反馈信号经过13位可编程N分频器分频后得到VCO反馈信号脉冲，芯片内部的鉴相器通过比较两路脉冲信号的频率和相位关系输出鉴相脉冲。当芯片工作时，芯片内部的鉴频鉴相器会根据分频脉冲和参考脉冲信号频率大小之间的关系选择合适的工作方式。若二者频率不一致，芯片处于鉴频工作方式，无论二者频率之间的关系如何，鉴频鉴相器输出信号比较后的最大电压，控制VCO直至二者频率相同；而当分频脉冲与参考脉冲频率相等时，芯片内部的鉴频鉴相器部分转为鉴相工作方式。锁相环的环路滤波器部分通常情况下由有源滤波器或无缘滤波器两种形式，通过对比，因、，本文选用无源二阶滤波器作为锁相环的环路滤波器模块电路。AD公司提供的ADISimPLL软件能完成锁相环的整体仿真，通过仿真结果软件给出锁相环环路滤波器部分各独立元件的设计参数。由软件仿真获得环路滤波器设计结果，需要设计人员给出设计使用的锁相环芯片名称，系统需要的频率范围，晶振提供的参考频率，VCO调谐灵敏度和环路滤波器电路形式。基于上述，软件会自动生成电路模型并对该模型进行时域与频域的仿真，给出锁定时间与相位噪声等关键参数，可以据此判断是否环路滤波器的设计是否达到要求。本设计的鉴相频率步进制设为20kHz，参考信号由外部20MHz有源晶振提供。环路滤波器采用二阶无源滤波器，环路带宽为6kHz，相位裕量为，供电电压为5V。图3.4为环路滤波器整体仿真电路图。图3.4 环路滤波器整体仿真图利用ADISimPLL软件对锁相中心频率为25MHz的信号进行仿真，其相位噪声仿真如图3.5所示；其相位检测输出效果图如3.6所示；锁定时间输出效果如图3.7所示。图3.5 相位噪声图3.6 相位检测输出图3.7 锁定时间输出结合软件仿真后的结果，对环路滤波器经行硬件电路焊接和调试。最终，环路滤波器各独立元器件的参数如图3.8。图3.8 环路滤波器各原件参数3.1.2 功率放大电路锁相环产生的FSK信号由于功率较小，需经过功率放大电路得到足够的输出功率后，才能进入下级驱动负载。本文采用传统的分立器件搭建功放电路。功放主体是两个型号为2N3904的三极管，构成推动放大和丙类输出放大两级电路，满足信号对功率的要求。图3.9为功率放大电路图。图3.9 功率放大电路原理图3.1.3 天线天线用以接收大气中的FSK信号，已经知道需要接收的FSK信号中心频率为30.7MHz，而FSK信号在大气中是以电磁波的方式传播的，信号的波长见式（3-3）： （3-3）根据天线理论，当天线的物理尺寸为波长的四分之一时，天线的接收效果最好，所以本论文选用长度大约为1m的导线作为系统的发射接收天线。3.1.4 STM32最小系统电路设计STM32是系统的主控制器，主要控制锁相环产生相应的频率。另外，基于STM32产生的基带方波信号，配合DA模块和模拟开关可以控制发射机产生FSK信号，完成发射机的发射工作。STM32系列是专为要求高性能、低功耗、低成本的嵌入式应用专门设计的ARM Cortex-M3内核。关于STM32的优势，本文分一下三个方面具体介绍：1、出色的功耗表现STM32拥有三种不同的低功耗模式和一个通用的超频方案使用户可以相对于性能优化功耗。STM32内部嵌入了一个实时时钟（RTC），由内部RC提供。实时时钟由自己独立的供电部分。从低功耗模式启动的启动时间比从Stop模式启动的启动时间短10us。2、高集成度内置式的管理单元减少了对外部器件的需求：上电复位，低电压检测，掉电检测，带有独立的看门狗时钟定时器。一个主晶振可以驱动整个系统，内置的PLL可以生成各种频率。3、先进，创新的外设STM32采用APB（先进外设总线）结构，每条总线都是高速APB总线（最高可达CPU的频率）。外设通过连接这种总线提高了外设的速度。4、广泛的工具和固件库支持。标准的ARM体系结构，具有成熟的体系，支持大多数的第三方开发工具，如keil。可以使用从ST获得的免费的固件库。经过对比，STM最小系统选用ST公司的STM32F103VBT6芯片，是一款内置128K闪存，最高工作频率72MHz的STM32处理器。其工作频率为72MHz时，从闪存执行代码，STM32功耗为32mA，是32位市场上功耗最低的产品。STM32最小系统电路设计包括电源模块、下载模块、时钟模块、复位模块。具体模块设计如下所示：1、电源模块：STM32最小系统电源模块如下图3.10所示，因STM32芯片需要3.3V和5V电压供电，所以系统采用可以将5V电源电压转换为3.3V的稳压芯片TP-TMS1117。C1、C2、C3、C4用于电源滤波；L1、L2、L3起电源隔直作用；D1、D2为电源指示灯。图3.10 STM32最小系统电源模块2、下载模块：STM32下载模块的电路设计如图3.11所示，其主体为JTAG下载模块，用KEIL软件编写的C语言程序通过通过仿真器和JTAG模块可以下载到STM32中。图3.11 STM32最小系统下载模块3、最小系统时钟及复位模块：系统时钟和复位模块电路如图3.11所示，系统时钟由MHz的晶振Y1提供，C5、C6用于晶振起振；复位按键按照普通按键的原理设计，R15为上拉电阻，保证在按键不按下的时候STM32的输入端为高电，R14起保护STM32系统IO口引脚的作用。 图3.12 最小系统时钟及复位模块在设计STM32最小系统的时候，考虑到STM32的应用系统除了STM32处理器外，往往需要添加外围模块，例如常用的ADC转换模块，DAC转换模块，按键，液晶等等。所以在设计的时候将STM32所有能作为普通IO的引脚都用排针引出来了，以方便连接外围模块。STM32处理器作为系统的主控，除了最小系统外，还需要输入模块作为系统的认为控制模块，所以系统在设计的时候，为STM32最小系统连接了矩阵键盘按键作为系统输入部分。3.1.5 DAC和模拟开关1、DAC模块由于FSK信号包含两个频率值f1和f2，而锁相环只能锁定在其中一个频率值。本文决定用DAC模块生成一个模拟电压，控制锁相环的VCO，产生FSK信号的另一个频率值。在设计DAC转换器电路时，主要需要考虑DAC芯片的分辨率、转换时间，也需要考虑DAC转换器的输出形式、通道数等。本文要求产生的模拟电压在05V之间，对DAC转换器的要求并不高，综合考虑， 本文决定用TI公司生产的12位电压输出数模转化器芯片TLV5618完成这一功能。TLV5618是带有缓冲基准输入的双路十二位数模转换器，通过CMOS兼容的三线串行总线，可对TLV5618实现数字控制。芯片采用16位串行编程，前四位为控制位，后十二位为数据位。输出电压为基准电压的两倍，且单调变化。数字输入端带有斯密特触发器，具有较高的噪声抑制能力。TLV5618主要技术参数：1）、0.5LSB建立时间为2.5ms12.5ms。2）、两路12位CMOS电压输出，DACA、DACB同时更新。3）、三线串行接口。4）、电压输出范围为基准输入电压的两倍。DAC模块的电路如图3.13所示，电压参考芯片LM4040为TLV5618提供2.048V的模拟参考电压；STM32最小系统控制DA芯片的片选引脚、时钟引脚SCLK、使能端DIN，通过程序编写，可以通过引脚OUTA和OUTB产生两路相应的模拟电压。电压范围为最大值为参考电压的两倍。C1、C2为电源滤波电容，L1起电源隔直作用，D1为电源指示灯，R4为参考电压芯片LM4040的上拉电阻。图3.13 TLV5618电路2、模拟开关电路在本课题中，选用了模拟调频法产生FSK信号。具体原理是，单片机产生的基带信号控制模拟开关的使能端，使DA产生的模拟电压在基带方波信号逻辑电平为“1”时，通过模拟开关控制锁相环VCO产生频率f2；基带方波信号逻辑电平为“1”，模拟开关截至，DA产生的模拟电压不能影响VCO，锁相环锁定频率f1。经过对比，本文决定选用飞利浦公司生产的芯片SA630来实现模拟开关的动能。SA630是一个单刀双掷的开关芯片，其外围电路少，只有一个使能端控制芯片的开通闭合，编写程序简单。SA630可适用的频带很宽，从DC到1GHz均可，具有低通损耗和出色的负载能力，能实现高达20ns的快速切换，且SA630的一个典型应用就是在FSK信号的发射器中。图3.14，为模拟开关的电路设计。图3.14 模拟开关电路图3.1.6 发射机总体框图图3.15 发射机总体框图3.2 接收机硬件设计3.2.1 低噪放大电路天线下来的信号本身比较微弱，不适合直接进入混频器。所以，本论文在信号进入混频器之前，设计了一级低噪放大器。低噪声放大器是噪声系数很低的放大器，一般用作各类无线电接收机的高频或中频前置放大器，以及作为高灵敏度电子探测设备的放大电路。空间中民用无线电信号强度极其微弱，为了避免在电路的前置放大阶段被噪声湮没掉，通常前置级放大采用低噪声放大器。合适的低噪放大去可以大幅度改善接收器的灵敏度表现，因为系统的噪声性能和线性度主要取决于前端放大器的噪声性能和线性特性。考虑到噪声系数、线性度以及成本后，本论文选择了美信半导体(Maxim)生产的MAX2650作为前置放大级。MAX2650是一款直流到微波、+5V单电源供电、低噪声系数（3.9dB）和高驱动能、输入输出阻抗都为50欧姆、具有一个900MHz的平坦增益响应的低噪放大器。MAX2650实用性强，自身带有内部偏置，省去了外部偏置电阻或电感，实际应用时唯一需要的外部元件是输入和输出隔直电容和VCC旁路电容。结合MAX2650的典型工作性能曲线，预计单级MAX2650的增益大概在15dB左右。低噪放大器电路在本论文中的具体应用电路图如图3.16所示。图3.16 低噪放大电路3.2.2 混频器电路经过低噪放大器放大之后的信号即可进入混频电路，与由20MHz本振信号进行混频。通过10.7M的陶瓷滤波器之后，混频将中心频率为30.7MHz的FSK信号降至10.7M，以减轻后级放大信号的压力。混频（或变频），是将信号频率由一个量值变换为另一个量值的过程。具有这种功能的电路称为变频器（或混频器）。 在接收机中，混频器将天线上接收到的信号与本振产生的信号混频，产生和频分量和差频分量，这里和频分量为电路里面的高频噪声，应该想办法将其滤除，所以在设计的时候往往在混频器后面加一个带通滤波器或者低通滤波器，以选取希望得到的频率成分，并且滤除噪声。在选取混频器芯片时，主要考虑混频器的噪声系数、变频损耗、1dB压缩点、动态范围等技术指标。综合考虑，本论文采用飞利浦（Philips）公司生产的SA602A双平衡混频器。SA602A是一个有输入放大器、板上振荡器和电压调节器的低功耗高频混频器，适用于高性能、低功耗通信系统。图3.17为SA602内部结构图，芯片的1、2脚为平衡输入端；4、5为平衡输出端；外界无源晶体时，6、7脚为三阶泛音震荡。外接有源晶体时，可直接将6脚接到有源晶体输出端，7脚交流对地。将SA602的双端平衡输入改为单端输入；将双端平衡输出改为单端输出；选用外接有源晶振，送进SA602。混频电路在本论文中的具体应用电路图如图3.18所示。图3.17 SA602内部结构图图3.18 混频器电路混频器的输出包括两个信号，上变频分量和下变频分量，下变频分量在电路里面为高频噪声。所以本论文在混频器的输出端接了一个10.7M的陶瓷滤波器，以滤除高频分量，得到较纯净的中心频率为10.7M的FSK信号，进入下级模块做进一步处理。3.2.3 窄带FSK接收机设计HA12413是日本日立公司生产的调频调幅中放集成电路，应用于各种调频立体声收音系统中。HA12413集成块内电路是由中放，正交检波，低放和信号电表指示电路等组成。具有灵敏度高，噪声低，工作电流小，所需外接元件少和电源电压宽等特点。图3.19为调频调幅中放集成芯片HA12413内部结构图，1脚为中频信号输入端，4脚为中放信号输入，6脚为中放信号输出，8脚外接鉴频回路，7脚外接纹波滤波，9脚为调频信号输出。图3.19 HA12413内部结构图3.20为窄带FSK接收机典型应用电路，天线接收到的FSK信号经混频电路混频后，中心频率为30.7MHz的FSK信号下变频为10.7MHz，陶瓷滤波器选出10.7MHz的中频信号，信号从芯片HA12413的1脚进入中频放大电路放大，放大后的信号从4脚输出，经10.7M陶瓷滤波器再次选频后，从6脚进入片内二级中频放大电路经行二次放大，放大后的信号进入鉴频器鉴频，鉴频得到的电压信号从9脚输出进入下级比较器电路进行处理，从而得到系统的数字基带信号。图3.20 窄带FSK接收机3.2.4 比较器上级鉴频后的信号，电压幅度小，不能直接反映基带信号的信息，经比较器比较后，可以得到基带信号。LM339集成块内部装有四个独立的电压比较器，该电压比较器的特点是：失调电压小，典型值为2mV；电源电压范围宽，单电源为2-36V，双电源电压为1V-18V；对比较信号源的内阻限制较宽；共模范围很大，为0（Ucc-1.5V）Vo；差动输入电压范围较大，大到可以等于电源电压；输出端电位可灵活方便地选用。图3.21为比较器电路图，R2、R3、R4、R5提供输入信号为零时的偏执电压，R6为上拉电阻，C2为滤波电容，滤除输出信号的杂波分量。图3.21 比较器电路3.2.5 接收机总体框图图3.22 接收机总体框图3.3 本章小结本章介绍了系统硬件部分各模块选择的芯片和具体的设计电路。实际制作后，本文确定的方案能满足课题对系统指标的要求，能完成FSK信号的发射接收工作。本章确定的各模块电路为系统程控部分的软件编写提供了硬件平台，为进一步完成课题设计迈出了坚实的一步。第4章 系统的软件设计第4章 系统的软件设计本文的软件部分主要是用STM32最小系统控制锁相环结合外围电路产生FSK信号。由于接收机功能是为验证发射机是否能发射FSK信号，没有程控内容，本章重点介绍发射机产生FSK信号的软件过程。4.1 STM32开发方式介绍STM32的软件开发方式有寄存器开发和库函数开发两种。首相介绍寄存器开发。每个MCU都有自己的寄存器，例如51单片机，相应的寄存器比较少，常用的就几个，所以系统将这些寄存器以标准模式存于reg.h文件内，使用者可以按照标准模式直接操作。STM32和51单片机一样，也有自己的寄存器，但是作为一款ARM内核的芯片，功能非常多，需要操作的寄存器也非常多。STM32手册有上百页的寄存器介绍，要记住每个寄存器功能很不现实。为了解决STM32寄存器多致使操作复杂的难题，出现了STM32库函数开发方式。库函数把STM32的所有寄存器用结构体一一对应并且封装起来，而且提供了基本的配置函数。当开发人员需要配置某个外设的时候，不再需要翻看眼花缭乱的数据手册，直接找到库函数描述就可以了。这样就可以把精力放在逻辑代码的开发上，而不是去费力研究一个芯片的外设要怎样配置寄存器才能驱动起来。由于本系统用到的芯片中包含的寄存器个数较少，需要用到的STM32寄存器也很少，在51单片机对寄存器操作的基础上对STM32进行寄存器操作对本人而言比直接对STM32进行库函数操作更为简单，综合考虑，本文决定用寄存器开发方式实现对系统整体的软件控制。本文用KEIL软件经行STM32的程序编写，程序基于C语言，利用J-LINK仿真器进行软件调试。4.2 STM32实现系统整体控制的流程STM32实现系统的总体控制包括两部分，一方面控制锁相环产生系统所需的频率为f1（20MHz30MHz）的信号，另一方面控制DA产生系统所需的与频率f1对应的模拟电压，结合STM32产生的调制信号通过模拟开关控制锁相环产生频率f2，进而产生FSK信号；其二，通过按键实现FSK信号在20MHz30MHz频率范围内的步进，频率步进值为250KHz。图4.1 STM32控制流程图4.3 STM32实现对锁相环ADF4001的控制通过本文所述，STM32处理器通过控制核心芯片为ADF4001的锁相环输出不同的频率，在此基础上才能配合外围电路输出不同中心频率的FSK信号。要使锁相环输出相应频率的信号，STM32需对ADF4001的内部寄存器进行配置，使其工作在合适的模式下，进而通过程序控制锁相环频率的生成。ADF4001的内部结构如图4.3所示。参考信号和VCO反馈信号分别通过R计数器和N计数器分频后，鉴频鉴相器根据两路脉冲信号的频率和相位关系输出鉴相脉冲，进入环路滤波器影响VCO输出相应频率信号。锁相环输出频率值的大小取决于N计数器和R计数器之间的关系，其表达式见式4-1 （4-1）N：13位计数器预置分频比，其取值范围（18191），R：14位可编程计数器预置分频比，其取值范围（116383）。图4.2 ADF4001内部结构图锁相环要想正常工作，需要STM32处理器对ADF4001内部的寄存器进行配置，使其工作再正常模式下。需要配置的寄存器包括初始化寄存器、R寄存器、N寄存器，寄存器如图4.3所示。其中初始化寄存器、R寄存器、N寄存器的选用受寄存器控制位C1、C2位控制。当C1、C2真值为1、1时，启用初始化寄存器；当C1、C2真值为0、0时，启用R寄存器；当C1、C2真值为1、0时，启用N寄存器。控制寄存器各位的具体功能见