VGAIPCORE测试文档.doc

该IP CORE包含了六个测试文件，分别是test_bench_top，sync_check，wb_b3_check，wb_mast_model，wb_slv_model和wb_model_defines。顶层测试程序包含了六个测试模块，分别为Register Test，Timing Test, Pixel Data Test 1, Pixel Data Test 2, FIFO Underrun Test 1和DVI Pixel Data Test。 Vsim novopt work.test 命令1、测试文件说明wb_mast_model.v包括了4个task，分别是write 1 word、wrire 4 words、read 1 word和read 4 words。符合wishbone标准，作用是向时序寄存器，控制寄存器，状态寄存器以及包含外部视频存储器起始地址的视频地址寄存器读取或写入对应的数据。wb_slv_model.v包括了2个task，fill memory和set delay。前者是向寄存器模拟填满数据，以供调用。后者的作用现在还不清楚。sync_check.v包括行同步时序，消隐时序和复合同步时序4个测试模块。通过预先定义好行同步宽度，一行的长度，帧同步宽度和一帧的长度的期望值，再将仿真值与其比较，若相同则正确，不同则报错。wb_model_defines.v定义了时间长度和精度。wb_b3_check.v测试wishbone b3版本的时序是否正确。2、Timing Test测试了6种模式：Mode=0：320*240分辨率，hpol=vpol=cpol=bpol=0；Mode=1：320*240分辨率，hpol=1，vpol=cpol=bpol=0；Mode=2：640*480分辨率，vpol=1，hpol=cpol=bpol=0；Mode=3：800*600分辨率，cpol=1，hpol=vpol=bpol=0；Mode=4：800*600分辨率，bpol=1，hpol=vpol=cpol=0；Mode=5：800*600分辨率，hpol=vpol=cpol=bpol=1；3、Pixel Data Test 1向寄存器读取数据时的相对地址与绝对地址一样，而Pixel Data Test 2的相对地址和绝对地址则是不一样的。这也是他们之间的区别。在分辨率为320*240下测试了4种模式：Mode=0：24位位深，无需查找表；Mode=1：8位位深灰度级，RGB每种颜色数据都一样，无需查找表；Mode=2：8位位深伪随机颜色，需要查找表；Mode=3：16位位深，无需查找表。4、一些重要的输入或变量概念（待续）hsync, vsync, csync, blanc分别为行同步，帧同步，复合同步和消隐期hpol, vpol, cpol, bpol分别为行同步，帧同步，复合同步和消隐期极化电平。thsync, thgdel，thgate, thlen分别为行同步，行消隐后沿，行有效数据和一行的时间长度。tvsync, tvgdel，tvgate, tvlen分别为帧同步，帧消隐后沿，帧有效行数和一帧的时间长度。pra：像素相对地址； paa：像素绝对地址； tmp：寄存器绝对地址对应存放的像素数据；pd：像素数据； pn：像素数目；pc：伪随机颜色； cd：颜色位深； vbl：视频突发长度？（不是很明白）5、仿真时出现的问题及纠正（待续）1） 寄存器测试reg_test。出现以下错误，尚未解决。*# * Register Test *# *# Testing Reset Values .# Testing Pattern R/W .# *# WARNING: Recieved Interrupt (514.0 ns)# *# ERROR: CTRL Reg: Value Mismatch. Expected 0000ffff, Got ffffffdf (519.0 ns)2，时序测试tim_test。出现以下错误：# *# * Timing Test *# *# Mode: 0# HSYNC Pulse ERROR: Expected: 20 Got: 40 (3434231.0 ns)# HSYNC length ERROR: Expected: 6920 Got: 13840 (3448031.0 ns)仿真图如下所示：由上可见，行同步脉冲宽度和一行长度的实际值都比预期值多了一倍，预期的行同步脉冲宽度定义为一个像素时钟周期，即像素时钟周期应为20ns。事实上在top文件中一开始就设定像素时钟周期为20ns，那为什么实际的周期却是40ns呢？经过分析和查找源程序，最终在test_bench_top.v中找到以下程序：ifdef VGA_12BIT_DVI /第418行sync_check #(PCLK_C*2) ucheck(elsesync_check #(PCLK_C) ucheck(endif可以看出若定义了DVI，则像素时钟乘以2，而在vga_defines.v中定义了DVI。将其注释掉，重新编译后再仿真，实际值和预期值相同，问题得到解决。如下图所示。3）像素数据测试pd1_test。出现以下错误：# *# * Pixel Data Test 1 *# *# INFO: WISHBONE MEMORY MODEL (test.s0.set_delay)# Delay set to 0# VBL: 0, Mode: 0# ERROR: Pixel Data Mismatch: Expected: 24c089, Got: 12 15 35# pixel=1, line=0, (2292210.0 ns)# ERROR: Pixel Data Mismatch: Expected: 5e8184, Got: 24 c0 89# pixel=2, line=0, (2292230.0 ns)仿真图如下由上可见，实际像素数据与预期像素数据不匹配，这是因为当pd在时钟上升沿来到时已经将数据读入，而rgb延迟了一个ns才读入。因为要解决这个错误，需要找出pd和rgb是如何被赋值的。由vga_colproc.v中以下代码可知rgb是由临时变量iR，iG和iB赋值（iR，iG和iB由DataBuffer直接赋值），并且延迟了一个时间单位。iR7:0 = DataBuffer23:16; /第391行iG7:0 = DataBuffer15:8;iB7:0 = DataBuffer7:0;always (posedge clk) /第400行 beginr = #