2013EDA实验考试——沈斌.doc

用VHDL设计数字电压表并通过实验箱验证。一、设计任务（功能）1.测量范围 05V，精度为0.1。2.2位数码管显示且显示小数点。二、设计所用实验仪器（说明编号）1.计算机Quartus II 8.0(32-Bit)编号20065925002.EDA试验箱编号2004228200三、设计流程(1).为本工程建立文件夹 1031340131 打开软件并新建一个设计文件输入所需文件建立底层文件 adcint.vhd , disp.vhd, scanselect.vhd 和tran.vhd 有底层文件画出顶层文件原理图(2).编译文件并仿真 锁定引脚(3).连接线路并下载(4).进行硬件测试设计流程的图形与文字简要描述打开Quartus II 8.0(32-Bit)新建工程：打开file，点击New Project wizard选择根目录文件夹为10031340131建立顶层文件为top点击NEXT将5个源文件选定并添加选择器件FLEX10K封装PLCC选择EPF10K 10LC84-4点击NEXT再次点击NEXT最后点击Finish建好顶层文件点击该按钮进行编译点击file-New选择新建Vector Waveform File建立仿真波形图点击鼠标右键选择InsertInsert Noder or bus.选择Noder Finder在pins：all中list所有引脚在Design Entry（all name）中list找current-state1.添加完引脚后在edit中找到End Time点击修改时间为100us2.各个信号的输入后面详细介绍仿真信号设定好后，点击Filesave as保存仿真图为top（改名字必须与顶层文件名和工程名一致）点击Assignments中pins进行引脚的锁将各个引脚锁定好再次编译后在Tools中点击Programmer进行程序的加载点击Hardware Setup选择试验箱后点击Start四、设计原理 设计的各模块所实现的功能1.用状态机实现对 ADC0809采样控制 ADC0809是CMOS的8位A/D转换器，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中，转换时间约100us，含锁存控制的8路多路开关，输出由三态缓冲器控制，单5v电源供电。(1) .生成adcint并建立仿真波形文件 (2). 输入 adcint.vhd 文本并保存 指向工程编译并仿真结果分析： 刚开始EOC为低电平时 状态机： St0为开始 St1CLK上升沿时WR置高电平将数据锁存 St2当EOC一直为低电平时等待转换 St3当EOC出现上升沿时的下一个CLK的上升沿RD置高电 平0809开始进行转换 St0转换结束等待锁存 St1当CLK上升沿时WR置高电平将数据锁存 St2等待下一个数据的转换 当CLK上升沿时跳转到上面的st3依次循环直到EOC出现下 降沿转换结束 2.4位数码扫描显示电路每来一个时钟上升沿位选信号加一，使数码管依次点亮，段信号送入数码管使数码管显示相应符号，每一个位选信号对应一个数码管段信号（如上图，0对应3F.），如此周期性扫描，一秒内扫描次数大于24次，人眼即分辨不出数码管依次点亮，而看到2个数码管同时显示符号。(1).建立disp VHDL程序文档 保存.指向工程.写程序.编译. (2) .建立仿真波形文件观察仿真波形结果分析： 当d输入09时，q对应输出为数码管的09的显示段码3F，06,5B,4F,66,7D,27,7F,6F。 当d输入大于9且小于F时，q输出一直为6F。 如此一直循环显示。3.动态扫描电路(1) .建立scanselect VHDL程序文档 保存.指向工程.写程序.编译. (2) .建立仿真波形文件观察仿真波形结果分析： 当CLK为下降沿时，SEL为高电平则dout输出In2，SEL为低电平则dout输出Int1。4. tran电路(1) .建立tran VHDL程序文档 保存.指向工程.写程序.编译.(2) .建立仿真波形文件观察仿真波形结果分析： 对D输入的从00FF总共256个数据进行处理，划分为每五个数据为一组，每组为单位0.1，这样就将5伏电压分为50份，每份0.1伏。但是该仿真由于器件的延时，仿真出的分组有的不是很明确。5.生成顶层原理图对顶层原理图进行文字描述说明主要控制信号说明：ALE是3位是通道选择地址（ADDC，ADDB，ADDA）信号的锁存信号。当模拟量送至某一输入端（如IN1或IN2等），由3为地址信号选择，而地址信号由ALE锁存。EOC是转换情况状态信号，当启动转换约100us后，EOC产生一个负脉冲，以示转换结束。在EOC的上升沿后，若使输出使能信号OE为高电平，则控制打开三态缓冲器，把转换好的8位数据结果输至数据总线。至此ADC0809的一次转换结束。设目标器件是EPF10K10，ADC0809的转换时钟CLK已经事先接有500KHz的频率，下载目标文件后，可旋转实验系统左下角的电位器，以便为ADC0809提供变化的待测模拟信号，这时数码管8和7将显示ADC0809采样输出并被锁存的数字值（16进制）。在本实验中，cs是片选信号。由图可见，要想让0809工作，片选信号要置1.其中RD与WR分别对应读写信号。锁定引脚，引脚对应关系附图：对应的引脚为：CLK_AD InputPIN_52CLK_SCAN InputPIN_51EOC InputPIN_42INPUT_AD7InputPIN_11INPUT_AD7.0INPUT_AD6InputPIN_10INPUT_AD7.0INPUT_AD5InputPIN_9INPUT_AD7.0INPUT_AD4InputPIN_8INPUT_AD7.0INPUT_AD3InputPIN_7INPUT_AD7.0INPUT_AD2InputPIN_6INPUT_AD7.0INPUT_AD1InputPIN_5INPUT_AD7.0INPUT_AD0InputPIN_83INPUT_AD7.0OUTPUT6 OutputPIN_62OUTPUT6.0OUTPUT5 OutputPIN_64OUTPUT6.0OUTPUT4 OutputPIN_65OUTPUT6.0OUTPUT3 OutputPIN_66OUTPUT6.0OUTPUT2 OutputPIN_67OUTPUT6.0OUTPUT1 OutputPIN_71OUTPUT6.0OUTPUT0 OutputPIN_72OUTPUT6.0RD OutputPIN_17SEL OutputPIN_16WR OutputPIN_18读写控制信号扫描时钟CLK500kHz数据的输出连接七段数码管数码管的片选A/D转换完且分段完成后的数据0809的时钟500kHz模拟数据的输入建立仿真波形文件观察仿真波形结果分析： 刚开始EOC为低电平时 状态机： St0为开始 St1CLK上升沿时WR置高电平将数据锁存 St2当EOC一直为低电平时等待转换 St3当EOC出现上升沿时的下一个CLK的上升沿RD置高电 平0809开始进行转换 St0转换结束等待锁存 St1当CLK上升沿时WR置高电平将数据锁存 St2等待下一个数据的转换 当CLK上升沿时跳转到上面的st3依次循环直到EOC出现下 降沿转换结束 五、实验箱验证引脚的链接： 模拟电压输入IN0 A0,A1,A2分别接3个按键开关（都置低电平） CLK接clk1（设置为500kHz） INT接EOC WR接状态机的WR RD接状态机的RD CS接按键开关（置高电平） 0809的D0D7接状态机的INPUT_AD0INPUT_AD7 0809的电源接口+极连接5伏，极连接GND状态机的OUTPUT0OUTPUT6分别依次接数码管的ag状态机的SEL接数码管的sel0数码管的dp接按键（置高电平）状态机的CLK_AD接clk0（设置为16MHz）状态机的CLK_SCAN接clk1（与0809的CLK相同）试验箱现象分析