VCO设计与测量.doc

VCO/PLL的测量和设计技术 今日的行动通讯系统需要的是更高的通讯质量、传输速率、频率以及更多频道的带宽，并且提供轻便的、耗电量低、体积小的特色。在这些限制条件下，包含组件的选择及评估，最后结合成为一套完整的设计，这是非常大的挑战。根据上述所提及的要求内容，合成振荡器(synthesized oscillator)在射频设计中是不可或缺的一环。典型的合成振荡器结合了一个电压控制振荡器、一个锁相回路（PLL）芯片、频率参考组件（如石英/TCXO）以及回路滤波器（loop filter）。电压控制振荡器（VCO）是用来产生RF输出频率。PLL（在这里是指模拟式PLL；即不同于纯数字式的PLL）是作为稳定和控制频率之用。回路滤波器的设计，必需整合所有的构成要素，在噪声和瞬间响应之间做取舍（如图一）。在本文中，将描述锁相回路（PLL）、电压控制振荡器（VCO）和相关的评量资料，这将让射频电路设计者能将包含回路滤波器在内的振荡器，发挥到最大的效益。最后介绍PLL频率合成振荡器和VCO电路的设计实例，这是因为在设计之前，电路设计者必须先了解相关的测量仪器所提供的功能、PLL/VCO的特性参数，如此才能精确地判断，自己设计的电路是否有达到规格的要求。 VCO的特性参数下列表示一般性的VCO特性参数。要评估这些参数，各项仪器和装置都必需列入要求，甚至包括作为电源供应和可调式电压源（tuning voltage source）之特定DC电源。1） 射频频率Hz2） 射频功率dBm3） 相位噪声dBc/Hz4） 残余FMHz rms5） DC消耗电流mA6） 微调灵敏度Hz/V7） 谐波/寄生频率dBc8） 推频Hz/V和挽频Hz p-p为达到最佳的电路表现，许多VCO的特性都应在各种变化下作评估。举例来说：一个非常基本的参数就是，VCO输出频率对可调式电压（F-V）之关系。此参数的延伸是微调灵敏度（Hz/V），它是F-V曲线的微分值。理论上，它被视为一个常数，但实际上却不然。F-V曲线斜率的改变是频率的函数，我们必须清楚了解它，因为这是设计回路滤波器的重要参数。然而，这两项参数也必须在不同电源电压（Vcc）的情况下被评估，因为输出频率可能会随着电源电压的改变而漂移。DC功率灵敏度被称之为推频(frequency pushing)，射频输出功率也是Vcc和输出频率的函数，这些都应该做评估。因为当输出功率过低时，将产生严重的噪声；而当输出功率过高时，则会产生讯号失真和消耗太多DC功率。此外，DC功率灵敏度可能会将Vcc噪声转换成为振荡器输出的调变（modulation）/噪声。许多其他的参数也必需列入评估，不仅只是相位噪声（phase noise）。相位噪声是一个极重要的参数，我们在设计正确的回路时，势必要知道的。而且相位噪声将会影响合成振荡器的许多重要的工作特性，这包括相邻通道的功率。图一为PLL频率合成器之基础方块图，其中包括了：。分频器（frequency divider）。相位比较器（phase comparator）。可编程分频器（programmable frequency divider）。预标定器（prescaler）图一：PLL频率合成器之基础方块图DC控制电压源噪声VCO的工作是将任何可控制电压的变化转换成频率的变化，因此DC可调式/控制电压源上的噪声会影响VCO相位噪声的量测（如图二）。基于这个原因，此电压源的噪声必须是非常微小，通常是利用低通滤波器（low-pass filter）达到此目的。选择超低截止频率（cut-off frequency）之滤波器将产生非常好的噪声抑制效果，但这也将会降低电压源的灵活度（亦即，使频率扫瞄率下降）以及降低量测的精确性。因此，当需要滤波器解决一些问题的同时，也会引发另外一些问题的产生。图二为控制电压源上的噪声会影响相位噪声之量测，其中包括了：。红色线: 控制电压源上伴随的噪声。黄色线: 控制电压源上伴随的低噪声图二：控制电压源上的噪声会影响相位噪声之量测 VCO频率的稳定性和相位噪声的测量 相位噪声是一个随机噪声，相当于在特定的偏移频率之功率频谱密度（power spectrum density）和载波讯号强度的比值。这是一个非常敏感的测量，因此，一般都会取平均值，以确保此测量动作可以重复再来（复制）。测量相位噪声可以使用频谱分析仪和量测相位噪声专用的测量系统。传统量测VCO相位噪声所产生的问题，是来自于这些装置的输出频率，当这些频率没有被锁相回路锁住，而在测量时间之内明显地漂移时，问题就会产生。VCO是一个极敏感的装置，即使是微小的温度变化，甚至震动都将造成频率的漂移。这种载波漂移（carrier drift）会产生明显的错误，只能透过广泛地取平均值做部份更正（如图三）。另一个问题是噪声量测的范围。如上所述，当使用频谱分析仪去测量相位噪声时，撇开漂移问题不谈，频谱分析仪通常都没有一个最低的量测基准，做为符合当今所需之通讯系统所必须具备的最起码标准。图三为载波漂移会影响相位噪声的测量，其中包括了：。载波频率漂移:（carrier frequency drift） 。不稳定偏移频率:（unstable offset frequency图三：载波漂移会影响相位噪声的测量相位噪声与相位抖动相位抖动(Phase jitter)会造成发射和接收时序的错误，以及不规则的取样，导致距离、数量、位的错误。相位抖动会以残余的相位调变讯号出现，专门测量相位噪声的设备具有独特的计算能力，可以从相位噪声的测量数据中，求得相位抖动。VCO/PLL讯号测试系统 此系统具有自给自足之能力，可以测量所有VCO评估工作所需之参数（如图四）。特殊电压源和测量仪器结合在一起，既简单又准确地完成此测量任务。例如：此系统包含了一个低噪声的电源供应器，提供电源给待测物（DUT）和一个超低噪声的DC可调式/控制电压源（如图五和六）。此系统并整合各种切换功能和韧体，来执行底下的测试。 图四：VCO/PLL讯号测试系统方块图图五：射频功率和DC控制电压的量测高速相位噪声测量与自动化频率控制VCO/PLL讯号测试系统包含一个载波 锁定多模块PLL电路（carrier lock multi-mode PLL circuit），可提供高速的相位噪声测量功能。步阶式快速傅立叶变换（FFT）技术和超低噪声DC控制电压源，能加速且容易测出VCO之相位噪声。图七表示载波 锁定多模块PLL电路。首先测出VCO频率，然后载波频率经由混波器转换成24MHz的中频（IF），本地讯号是由外部讯号源提供。输出讯号的相位噪声是在载波 锁定多模块PLL电路中，利用正交相位侦测方法被测得。相位噪声测量电路继续锁定漂移的载波频率，因此能够快速而准确地测量，并且此测量动作可以重复再来。因为此系统自动地控管一切必需的设定，包含外部讯号源的频率，因此，能够轻易地测量相位噪声。此系统的自动化频率控制是利用内建的频率计数器和DC可调式电压源，自动地控制可调式的直流电压。因此，此系统可以直接进入想要测量的频率中，很轻易地测得在特定的载波频率上之VCO相位噪声（如图九）。 整合型相位噪声之测量与相位抖动之计算 在特定的频率范围内，VCO/PLL讯号测试系统能在相同的屏幕上，显示出相位噪声和整合型相位噪声之功率，以做为改进开发和提升设计效率的参考。图十是一个测量整合型相位噪声的实例。相位噪声功率之总和dBc，在光标指定的偏移频率范围内（1kHz）之测量结果，显示在屏幕的左下角。 图六：射频频率和DC控制电压的量测 图七：载波 锁定多模块PLL电路图八：VCO相位噪声的测量实例图九：自动化频率控制图十：整合型相位噪声功率之测量实例锁相回路的特性参数锁定时间和PLL频率合成器的寄生响应（spurious response），彼此是互为取舍（trade-off）的关系。一个PLL频率合成器一般是由许多组件构成的，因此必须考虑到每一个组件参数的可能变化量，以确保制程的质量。当设计一个优化的回路滤波器时，在PLL的原型设计时间，下列参数必须纳入评估：1） 频率Hz2） 射频功率dBm3） 相位噪声dBc/Hz4） 参考源漏泄（寄生频率特性）dBc5） 锁定时间sec6） 回路带宽对PLL频率合成器做性能评估，通常需要各种不同的测量仪器，包括如下：1） 用来测量锁定时间的调变域分析仪2） 相位噪声测量系统3） 评估寄生频率特性的频谱分析仪4） PLL控制器每次连接结束之后，必须对测量系统做性能校验，这对重复测量是必需的。当回路滤波器的特性或振荡频率改变时，测量用的组态设定也必须重新改变，而这种冗长的工作会延长产品的开发时间。因为PLL频率合成器是被设定在期望的频率上，当利用数字方式控制PLL芯片时，则一个PLL控制电路或一个PLL控制程序是不可或缺的。因此，除非直到控制电路或控制程序完全启动，否则不可能执行频率合成器的测量。因为当PLL频率一变动时，测量系统很难和它同步，PLL锁定时间就很难被精准地测得。 时间和频率的分辨率PLL锁定时间的测量与瞬间频率分析，传统上是使用一台调变域分析仪来执行。在这种情况下，频率的分辨率（resolution）是由取样间隔和测量频率来决定的。锁相回路的特性评估 除了VCO测量功能，VCO/PLL讯号测试系统也能控制PLL频率合成器。在不改变连接的情况下， 高速相位噪声测量和频谱测量都能被执行（如图十一）。快速的相位噪声测量功能可以大幅降低评量的时间，因此就能改进回路滤波器的设计效率。图十一：PLL寄生频率的测量实例利用程控PLLVCO/PLL讯号测试系统，能够让用户设定希望的除频比率（frequency division ratio），利用程序（例如：IBASIC）与24-位数字式I/O通讯端口，来测量锁定时间，并与PLL合成器的频率变动同步。这不需外接的个人计算机支持（如图十二频率的瞬间测量 图十三显示VCO/PLL讯号测试系统的瞬间频率测量。此系统使用一个鉴频器（frequency discriminator）将频率转换成电压，在全部的频率测量范围内，这可使瞬间频率测量具有12.5微秒（ms）的分辨率，以及50 Hz的频率分辨率（如图十四所示）。图十二：PLL芯片控制和锁定时间之测量图十三：瞬间频率的测量方法 寄生频率与锁定时间的测量 一般而言，在整个合成振荡器的开发过程中，回路滤波器的设计是最有决定性的一环。由于回路滤波器是在相位比较器（phase comparator）和VCO控制电压输入端之间的低通滤波器（low-pass filter），它可以消除由相位比较器所产生的相位修正脉冲（phase correction pulse）里的高频讯号（high frequency component），因此只有直流讯号（DC component）提供给VCO使用。通常，若回路滤波器的截止频率越低，由相位比较器产生的参考源漏泄就越能被抑制。因此，PLL寄生频率也会被抑制，如图十五所示。此外，一个截止频率较低的回路滤波器，在接近中心频率的偏移范围内，是不会抑制相位噪声的，这是因为封闭回路的负回馈区域被窄化了。这使得PLL的响应变慢（如图十六），并使频率切换的设定时间（PLL锁定时间）增长。相反的，若截止频率较高，可加速PLL的响应和缩短PLL的锁定时间，如图十七所示。当接近载波频率时，相位噪声会被抑制，但参考源漏泄却无法被抑制。由此可知，PLL输出讯号是调频（FM）的，并且包含高尖峰值（如图十八）。当设计回路滤波器时，必需考虑到相位噪声、寄生频率、PLL锁定时间的取舍、回路滤波器的频率特性、以及一些设计的边际效益（design margin），因为两个以上的VCO即使使用相同的规格来设计PLL，它们也将会有些许不同的特性产生。寄生频率的高低、相位噪声与瞬间频率的评估，在各种情况之下，将决定PLL回路设计的成败。设计的边际效益不一定是指回路滤波器的最大输出，而是指在不会耗尽或耗损回路滤波器的前提下，回路滤波器所产生的输出，这是一个最佳的状态。图十四：瞬间频率的测量实例 图十五：在较低的截止频率下之寄生特性图十六：在较低的截止频率下之锁定时间特性图十七：在较高的截止频率下之锁定时间特性频率合成振荡器的设计PLL频率合成振荡器必须能够产生稳定的高频输出讯号。如图一所示，由石英芯片产生的参考频率和从VCO回馈的频率，在PLL芯片里的相位比较器中做比较。当两者的频率和相位不同时，PLL就会自动控制VCO，改变其输出的频率特性，使两者的频率和相位恢复一致。石英芯片产生的参考高频是很稳定的，而且经过除频（分频）器之后，相位比较器是将两个相当低的频率做比较的，因此VCO输出的高频讯号能够很稳定。如之前所说的，改变VCO的输出频率是藉由改变除频器的除频比率（dividing percentage），它可以利用一个PLL控制电路或一个PLL控制程序达成。例如：若VCO的输出频率为134MHz，从收发机传来的射频讯号之频率是150MHz，经过下行转换器（down-converter）之后，将降为16MHz的中频。此时，PLL必须透过回路滤波器提供稳定的134MHz频率给VCO。设计除频器之前，必须先拟定数据格式（data form）。例如：选定两个字节（2-byte）当成数据格式，其中第一个位是被当成控制位（control bit），1代表参考频率，0代表回馈（比较）频率。如下所示：虽然，参考频率或回馈频率的除频器都可使用上述的数据格式来决定除频比率，但是两者的处理方法是不同的。参考频率的除频器将16位的数据，当成一个区块来处理，除数的大小范围是从5到65,535。回馈频率的除频器将16位的数据，区分成两个区块来处理，分别是2025和26215。此除频器里的回收计数器（swallow counter）处理2025，可编程计数器（programmable counter）则处理26-215。两种计数器的大小范围，前者是063，后者是51023，所以此除频器的除数大小范围是320 65535，如下所示： VCO电路的设计如图十九所示，它是使用Co