实时监控与任务调度下内核的调度3.docx

Zynq UltraScale + MPSoC器件的主要组件之间的关系通常被认为是“不对称”的。也就是说，每个APU，RPU，PL和GPU都具有不同的功能和约束，它们不一定共享一个通用的操作系统，这些块之间的工作负载也就不可以无缝地移动。 相反，想要为某一工作负载使用这些组件之一的设计人员必须为该组件专门定制该工作负载。 这就是所谓的非对称多处理（AMP）。互连：互联交换机: Zynq UltraScale + MPSoC器件的互连基于ARM高级微控制器总线架构（AMBA）4.0规范的高级可扩展接口（AXI），并结合了许多其他相关的ARM技术。主机和从站很少直接连接。 相反，几个交换机位于Zynq UltraScale + MPSoC器件的战略点，使各种模块能够彼此连接，同时保持Zynq UltraScale + MPSoC器件对电源管理，安全性，隔离和整体灵活性的重视。CCI: Cache-Coherent Interconnect（缓存相干互连）服务质量（QoS）系统中有两部分参与了QoS，互连交换机和CCI。基于交换机的QoS大多数交换机都包括QoS-400功能。 QoS-400是用于其交换机互连的Zynq UltraScale + MPSoC器件使用的CoreLink NIC-400标准的ARM加法。 为互连中的大多数AXI主设备分配了QoS-400稳压器。Note：QoS-400“调节器”是ARM文档中用于描述块的术语与AXI主人关联以控制他们的行为。该调节器允许为每个AXI主站限制以下内容：任何一次可能的最大交易数量命令发布率基于CCI的QoSZynq UltraScale + MPSoC器件中使用的CCI-400具有QoS虚拟网络（QVN）功能，可用于避免在由两个不同的流量优先级类别生成的请求的存储器访问期间发生行前阻止（HOLB）效应。在这种情况下，通过CCI的一个流量被标记为低延迟，而另一个被标记为最佳努力。 如果较低优先级的流量，即最大努力，将从更高优先级的流量即低延迟“保持行”（即，DDR端口），将出现HOLB。 QVN使用不同的队列和令牌仲裁两个DDR端口之间的流量，并避免HOLB引起的延迟。这在APU的情况下是有用的，因为它不限于使用单个预分配的DDR端口，而是连接在附接到APU本身附接到的CCI-400的两个DDR端口之间切换。由于APU的流量通常是低延迟，大多数其他流量共享CCI是最好的努力，所以使用QVN如刚才所述，确保APU获得适当的QoS用于其内存访问。QoS定制在绝大多数情况下，无需修改Zynq UltraScale + MPSoC器件默认使用的QoS设置。但是，如果您有问题，并希望可能调整某些QoS-400监管机构，请首先使用前面提到的APM和ATM所实现的内置数据收集功能。中断：Zynq UltraScale + MPSoC设备上有两个中断控制器，一个用于APU，另一个用于RPU。 APU的中断控制器实现了ARM全局中断控制器版本2（GICv2）规范，而RPU的中断控制器基于ARM GICv1规范。 前者的一个主要优点是可以在APU上实现中断虚拟化。下图说明了Zynq UltraScale + MPSoC器件的中断路由：标有GIC-400的块是APU的GICv2中断控制器，标记为GIC（PL390）的块是RPU的GICv1中断控制器。APU中断控制器每个Cortex-A53处理器都有四条中断线作为输入：nIRQ是正常优先级中断nFIQ是高优先级或快速中断nVIRQ是普通优先级的虚拟中断，用于APU上的虚拟化支持nVFIQ是高优先级的虚拟中断，用于APU上的虚拟化支持APU的中断控制器处理Cortex-A53处理器的中断如下图所示：中断控制器分为两部分。分销商负责注册入站中断，并在将其分配给正确的目标CPU之前对其进行优先级排序。中断控制器的第二部分与每个CPU的中断线接口，以触发相关Cortex-A53处理器上的实际中断。中断控制器处理3种类型的中断：1. 16个软件产生中断（SGI），用于在内核之间发送中断2. 专用外设中断（PPI）7针对单个Cortex CPU内核3. 92所有APU和RPU内核共享的共享外设中断（SPI）APU中断虚拟化当APU运行虚拟机管理程序时接收到中断时，管理程序将与APU的中断控制器进行接口，以生成客户机操作系统的虚拟中断，如下所示。这些中断将直接发送到将处理和清除的客户操作系统。如果中断不是要到达客人，管理程序可以在本地处理和清除中断。RPU中断控制器RPU的GICv1中断连接到Cortex-R5处理器，如下所示。 它类似于APU的中断控制器，但不支持虚拟中断。 它还处理每个前述类型（即SGI，PPI，SPI）的更少的中断。安全状态和中断根据ARM TrustZone规范，通过互连连接的所有Zynq UltraScale + MPSoC器件的块都被分类为安全或非安全。请注意，APU或RPU的中断控制器不区分触发中断的一方是安全还是不安全。按照惯例，APU上的FIQ被发送到安全监视器，但这是软件选择，而不是硬件要求。处理器间中断处理器间中断（IPI）是Zynq UltraScale + MPSoC器件中处理块之间通信的基础，为中断远程处理器提供了一个通道，可以携带一定量的有效载荷。例如，IPI的主要用途之一是电源管理。如果全功率域关闭，可以将IPI发送到PMU，以要求将其重新加电。共有11个IPI通道，其中4个用于与平台管理单元（PMU）进行通信。每个IPI通道除了一些与PMU通信的通道外，还有两个32字节缓冲器和6个寄存器，用于源和目标之间的通信。主机使用第一个缓冲区来存储请求，第二个缓冲区被目标用于存储响应。下图说明了主器件如何操作寄存器以触发IPI，并通过目标来确认和回复中断。OpenAMP开放式不对称多处理（OpenAMP）是一种分层的模块化框架，可提供用于在非对称多处理（AMP）系统（如Zynq UltraScale + MPSoC器件）中互连软件组件的通用API和方法。它使软件应用程序在这样的异构多处理器系统中运行，其中不同的核心实例可以运行不同的操作系统（例如HLOS，裸机或实时操作系统，例如FreeRTOS）来进行通信和协调。更具体地说，OpenAMP是一个通用的抽象框架，允许在构成系统的异构处理器之间上电，加载固件，断电和共享信息（通信）。在AMP系统中，主处理器通常需要在远程核心上启动软件。核心然后使用处理器间通信（IPC）进行通信，允许主处理器将工作卸载到其他处理器。下图说明了一个非常简单的AMP拓扑。在本示例中，Linux作为APU中的主处理器运行，RPU作为远程处理器运行裸机应用程序。 Linux负责加载和启动远程处理器。OpenAMP由两个关键组件组成：Remoteproc：控制生命周期管理（LCM）的管理框架来自主处理器的远程处理器。RPMsg：通过API允许Inter Process的消息传递框架通信（IPC）在运行在AMP的独立核心上的软件之间系统。RemoteprocRemoteproc通过设备驱动程序实现，并通过API指导。 API可以让Remoteproc指示主处理器将代码和数据加载到远程处理器的内存中，启动远程处理器，管理其本身与远程处理器之间的通信通道，并关闭远程处理器。从远程处理器的角度来看，主处理器到API的调用可以初始化远程处理器上的Remoteproc系统，管理远程处理器和主处理器之间的通信通道，并关闭远程处理器上的Remoteproc系统。RPMsgRPMsg是处理器之间的消息总线，其中每个处理器是总线上的一个设备。处理器具有作为彼此之间的通信链路的通道，并且在远程处理器启动时被创建。通道的名称由源地址和目标地址标识。RPMsg使用虚拟I / O（Virtio）组件。 Virtio提供虚拟I / O服务，以支持主处理器和远程处理器之间的通信。以下是Virtio如何适应OpenAMP图层的图示：Virtio使用带，这是Virtio使用的I / O操作的传输抽象。 带一个环形缓冲区。APIOpenAMP API在主处理器和远程处理器上均实现。 API指示RPMsg执行以下操作：将消息发送到通道的默认端点发送允许显式源和目标地址的复杂消息阻止选项创建和销毁通道和通道端点接收数据在数据传输过程中识别和使用缓冲区大小以下是Zynq UltraScale + MPSoC器件上使用OpenAMP启用的内核之间的API的示例：应用处理单元 APU Cortex A53 1.5GHz 双/四核 适用：网络通信 可能会需要实时OS处理器之间的关系有四种形式：SMP：处理APU内的内核时，由单个操作系统进行管理AMP：当处理块彼此独立运行时监督：当有一个管理程序协调AMP块无监督：当AMP块之间没有单个仲裁器时异构计算：在同一设备中组合不同的处理器类型SMP 选择低于可用内核数量的数据，并使用底层虚拟机管理程序进行部署，将为其他应用程序（例如通过Xilinx SDK创建的自定义裸机应用程序）保留一个或多个内核。AMP可以在APU上使用管理程序，以便在可用内核上部署不同的操作系统或裸机工作负载。根据虚拟机管理程序本身和特定的客户需求，通常可以以对所有客户端进行透明（完全虚拟化）或半透明（半虚拟化）的方式来管理资源共享。实时处理单元