单片机复习资料PPT课件.ppt

单片机原理与应用第2章MCS 51单片机的结构和原理 中国矿业大学 机电工程学院 MCS 51系微控制器 MCS 51系列单片机的结构 MCS 51是Intel公司继MCS 48 1978 之后于1980年推出的8位单片机MCS 51系列8051128BRAM 4KROM8031128BRAM 无ROM8751128BRAM 4KEPROM8052256BRAM 8KROM8032256BRAM 无ROM8752256BRAM 8KEEPROM80C51BH80C31BH 51系列兼容单片机简介 1 AtmelAT89C51单片机AT89C51是Atmel公司出品的一款低功耗 高性能的8位CMOS单片机 片内存储空间4KBFLASHROM 性能良好 使用范围广 深受开发者的欢迎8051 basedFullyStatic24MHzCMOScontroller32I OLines 2Timers Counters 6Interrupts 2PriorityLevels UART Three LevelProgramMemoryLock 4KBytesFlashMemory 128BytesOn chipRAM 51系列兼容单片机简介 续1 2 AtmelAT89C52单片机AT89C52是Atmel公司出品一款低功耗 高性能的8位CMOS单片机 片内存储空间8KBFLASHROM 此款单片机支持工业标准的8051和8052系列指令集 多用于嵌入式系统的开发8051 basedFullyStatic24MHzCMOScontroller32I OLines 3Timers Counters 8Interrupts 2PriorityLevels UARTThree LevelProgramMemoryLock 8KBytesFlashMemory 128BytesOn chipRAM 51系列兼容单片机简介 续2 3 ATMELAT89C10518051basedFullyStaticCMOScontrollerTwo LevelProgramMemoryLock15I Olines 1Timers Counters 3Interruptssources1KFlashMemory 64BytesOn chipRAM4 ATMELAT89C20518051 basedFullyStatic24MHzCMOScontroller15I OLines 2Timers Counters 6Interrupts 2PriorityLevels AnalogComparator LEDDriveOutputs UART Two levelProgramMemoryLock2KBytesFlashMemory 128BytesOn chipRAM 51系列兼容单片机简介 续3 5 ATMELAT89C40518051 basedFullyStatic24MHzCMOScontroller15I OLines 2Timers Counters 6Interrupts 2PriorityLevels AnalogComparator LEDDriveOutputs UART Two levelProgramMemoryLock4KBytesFlashMemory 128BytesOn chipRAM6 ATMELAT89S518051basedFullStaticCMOScontrollerThree LevelProgramMemoryLock 32I Olines 2Timers Counters 6InterruptsSources WatchdogTimer 2DPTRs4KFlash 128BytesOn chipRAM 51系列兼容单片机简介 续4 7 ATMELAT89S528051basedFullStaticCMOScontrollerThree LevelProgramMemoryLock 32I Olines 3Timers Counters 8InterruptsSources WatchdogTimer 2DPTRs8KFlashMemory 256BytesOn chipRAM8 ATMELAT89S538051basedFullStaticCMOScontrollerThree LevelProgramMemoryLock 32I Olines 3Timers Counters 9InterruptsSources SPI WatchdogTimer 2DPTRs12KFlashMemory 256BytesOn chipRAM 51系列兼容单片机简介 续5 9 WinbondW78E51B单片机W78E51B是Winbond 华邦 公司出品的一款8位低功耗 高频宽的单片机 其指令集完全兼容标准的8051系列 此款单片机的硬件结构与8051稍有不同 新增一个4位的I O端口P4 是标准的51兼容单片机8051basedCMOScontrollerwithhighspeedarchitecture36I Olines 2Timers Counters 7Interrupts 2prioritylevels Multiple TimeProgrammable ExtraI OPort INT2 INT3 WDT4kROM 128Byteson chipRAM 51系列兼容单片机简介 续5 10 WinbondW77E58单片机W77E58是一款高速的8051兼容单片机 减少冗余时钟和存储器时钟 在同一工作频率下 其指令执行速度均超过8051芯片 它采样全静态的CMOS设计工艺 可在低频率下工作 是8051增强型号8051basedCMOScontrollerwithhighspeedarchitecture36I Olines 3Timers Counters 12Interrupts 2prioritylevels DualDataPointer WDT32kROM 256Byteson chipRAM 1Kadditionalon chipSRAM MCS 51系微控制器总体结构 MCS 51单片机的基本组成 MCS 51单片机的基本组成 续1 8位微处理器 CPU 片内数据存储器RAM128Byte 8031256Byte 8032存放数据 中间值 最终结果 片内程序存储器ROM EPROM存放程序 原始数据 表格8031 8032 80C31不带片内程序存储器 4个8位并行口P0 P1 P2 P3每位口线可以用于输出 输入 2 3 个定时计数器可以定时 对外部事件计数8032 52具有三个定时器计数器 5 6个中断源的中断控制系统 一个全双工UART 通用异步接收发送器 可以与其它单片机或PC机通讯 内部振荡器和时钟电路 MCS 51单片机的基本组成 续2 表中 单片机型号中带C的表示采用CMOS工艺制造 具有低功耗优点 MCS 51单片机内部结构 MCS 51单片机内部结构 续1 8031 8051 8751除了程序存储器ROM构成不同外 外部引脚 内部结构完全相同8051单片机内部构成运算器控制器存储器 RAM ROM 4KROM 128BRAMI O接口 4个8位I O口 中央处理器单元 CPU 运算器 控制器 运算器ALU 8位算术和逻辑运算对4位 半字节 8位 字节 16位 双字节 操作算术运算 加 减 乘 除 加1 减1 BCD数十进制调整 比较逻辑运算 与 或 非 异或 求补 移位TMP1 TMP2 8位暂存器ACC 8位累加器累加器ACC经常作为一个操作数经TMP2进入ALU 与来自TMP1的另一个操作数进行运算 结果存入ACC中作为8051内部数据传送的中间寄存器大部分指令中用注记符A表示 进出堆栈指令时用注记符ACC表示 中央处理器单元 CPU 续 B 8位寄存器乘除运算指令中存放一个操作数 操作结束时存放一部分结果乘除指令运算之外时可作通用寄存器PSW 程序状态字指示指令执行后的状态信息PSW各位单元可供程序查询和判别布尔处理器PSW中的Cy 进位标志位作二进制位运算置位 清0 位取反 位等于1转移 位等于0转移 位等于1转移并清0Cy与其它可寻址位之间进行传送Cy与其它可寻址位之间进行逻辑与 逻辑或操作 结果在C一中指令中用C表示Cy MCS 51系微控制器引脚 MCS 51单片机引脚及其功能 8051 8751 8031为40脚双列直插 DIP 封装芯片 MCS 51单片机引脚及其功能 续1 电源VCC 电源端 5VDCVSS 接地 GNDVPD 片内RAM供电端 掉电保存RAM内数据VPP 8751片内EPROM编程电压端时钟电路XTAL1 片内振荡器反向放大器输入端 接外部晶体振荡器一个脚 由外部输入时钟信号时 该脚接地XTAL2 片内振荡器反向放大器输出端 接外部晶体振荡器一个脚 外部输入时钟信号时由该脚接入XTAL1 XTAL2外接晶体振荡器的谐振频率决定时钟电路的振荡频率 MCS 51单片机引脚及其功能 续2 控制信号引脚RST VPDRST为复位信号输入端 高电平有效 RST保持两个机器周期 24个时钟周期 时 可以完成复位操作ALEALE为地址锁存允许信号端 8031访问外部存储器时 该信号锁存低8位地址 ALE的频率为1 6时钟频率 PROG8751片内EPROM的编程脉冲输入端 PSEN程序存储允许输出信号端 低电平有效 访问片外程序存储器时 该信号作为程序存储器芯片的片选信号 EA外部程序存储器地址允许端 复位时 EA为高电平 CPU访问片内程序存储器 EA为低电平则访问片外程序存储器 MCS 51单片机引脚及其功能 续2 输出输入端口P0口漏极开路的8位准双向口漏极开路 做输入输出口时 每个端口应采用上拉电阻作为漏极开路的输出端口时 每位能驱动8个LS型TTL负载作为输入口使用时 应先向口锁存器 地址80H 写入1 此时P0口的引脚浮空 可作为高阻抗输入准双向 做输入口时先写1再读入在CPU访问片外存储器时 P0口是分时提供低8位地址 8位数据总线 MCS 51单片机引脚及其功能 续3 P1口带内部上拉电阻的8位准双向口每个端口位能驱动 灌入或输出电流 4个低功耗 LS TTL作为输入口使用时 应先向口锁存器 地址90H 写入1 P1口的引脚由内部上拉电阻拉到高电平P2口带内部上拉电阻的8位准双向口每个端口位能驱动 灌入或输出电流 4个低功耗 LS TTL作为输入口使用时 应先向口锁存器 地址A0H 写入1 P2口的引脚由内部上拉电阻拉到高电平访问外部存储器时 P2提供高8位地址P3口P3口的特性与P1口相同P3口具有第二功能 MCS 51系微控制器存储器配置 MCS 51存储器配置 冯 诺依曼结构程序存储器ROM和数据存储器RAM在同一个地址空间ROM和RAM在同一队列分配不同的地址空间 互相不重叠CPU访问存储器时 一个地址对应唯一一个存储单元 可以是ROM 或RAMROM和RAM采用相同的指令访问典型CPU IntelPentium Z80 MCS 51存储器配置 续1 哈佛结构程序存储器ROM和数据存储器RAM在不同的物理空间CPU采用不同的指令分别访问两个空间的存储单元8031 8051 8751采用哈佛结构 MCS 51存储器配置 续2 4种存储空间片内程序存储器 8051 4KROM 87514KEPROM片外程序存储器 0 64K片内数据存储器 128BRAM片外数据存储器 0 64KB MCS 51存储器配置 续3 程序存储空间片内 片外程序存储空间统一编址0 64K EA 1时0 0FFFH地址 访问片内存储器 1000 FFFFH访问片外存储器片外程序存储器的0 0FFFH空间无效 EA 0时不管芯片内是否具有ROM 都将访问片外地址空间CPU访问片内片外程序空间采用MOVC指令 MCS 51存储器配置 续4 程序存储空间的特殊存储单元单片机复位时 PC内容为0000H当外部中断0 INT0 P3 2 引脚有效时 系统会自动使PC 0003H其它几个中断入口类似 MCS 51存储器配置 续5 数据存储空间片内128Byte数据地址空间和片外64K数据存储空间可以同时存在CPU访问片内数据存储空间采用MOV指令CPU访问片外数据空间采用MOVX指令片内RAM分组工作寄存器区位寻址区用户数据区 MCS 51存储器配置 续6 工作寄存器R0 R1 R700 1FH的32个单元称为工作寄存器区工作寄存器区分4组 每组内寄存器名称相同 都为R0 R7采用何组工作寄存器由PSW寄存器中的RS1 RS0位决定CPU复位后 RS1RS0 00 选择第0组工作寄存器未被选中的三组工作寄存器对应的RAM单元可以作为一般数据存储器使用 MCS 51存储器配置 续7 位寻址区片内RAM中的20 2FH单元可以作为16个字节数据访问 也可作为128位位数据访问位数据访问时 地址为0 7FH 128个位地址 位寻址区不用于位寻址时 可作为普通RAM使用 MCS 51存储器配置 续8 MCS 51存储器配置 续9 用户数据区片内RAM区30H 7FH单元为用户数据区和堆栈区用户数据区由用户安排其使用128个字节地址和128个位寻址区地址的区分位寻址区采用位寻址方式RAM数据区采用直接和间接寻址方式 MCS 51系微控制器存储器配置 特殊功能寄存器 MCS 51特殊功能寄存器 特殊功能寄存器SFR片内存储空间中 地址为80H FFH区域内 有21个特殊功能寄存器SFR特殊功能寄存器采用直接寻址方式访问标有 号的特殊功能寄存器可以按位访问 这些可以位访问的SFR其字节地址可以被8整除特殊功能寄存器各位功能参见表2 7InterfacebetweenSoftware Hardware MCS 51特殊功能寄存器 续1 MCS 51特殊功能寄存器 续2 MCS 51特殊功能寄存器 续2 MCS 51特殊功能寄存器 续3 部分特殊功能寄存器介绍ACC累加器 E0H B寄存器 F0H 在乘法指令中 操作数来自ACC和B 结果在B A中 B中为高8位 A中为低8位除法指令中 A 被除数 B 除数 结果中A 商 B 余数 MCS 51特殊功能寄存器 续4 程序状态字PSW D0H D7D6D5D4D3D2D1D0CYACF0RS1RS0OV PPSW除了字节 D0H 地址外 每位具有位地址CY PSW 7 进位标志位执行加减法指令时 如果运算结果最高位 位7 向前有进位 或借位 CY为由硬件自动置位 1 执行加减法时最高位未发生进位或借位 CY由硬件自动清0CY也是MCS 51位运算 布尔运算 的位累加器 指令中用C表示CYAC PSW 6 半进位标志位 辅助进位位当执行加法或减法操作时 如果运算结果低半字节向高半字节 位3向位4 有进位或借位 则AC会被硬件自动置位 否则清0F0 PSW 5 用户标志位该位在系统中无特殊含义 用户可以使用该位做标志位等等 MCS 51特殊功能寄存器 续5 RS1 RS0 PSW 4 PSW 3 工作寄存器组选择控制位 存储器配置中已作介绍 OV PSW 2 溢出标志位补码运算时 当运算结果超出 128 127范围及发生溢出 此时OV由硬件自动置位 否则清0PSW 1 保留位 8051未使用 8052中为用户标志F1P PSW 0 奇偶校验标志位每条指令执行完毕后 该位始终跟踪指示累加器A中1的个数如果A中1的个数为奇数 P 1如果A中1的个数为偶数 P 0 MCS 51特殊功能寄存器 续6 堆栈指针SP 81H 堆栈堆栈是一种管理存储区域的一种数据结构 堆栈中的数据存取时以 后进先出 的方式处理堆栈用于处理中断时保存返回地址 子程序调用时保存调用程序的地址堆栈指针SP8位特殊功能寄存器指针 SP内容为一个地址 地址值可在8051片内RAM00 7FH中任一个单元复位时 SP 07H SP指向07H单元堆栈的操作数据入栈PUSH 将数据保存到堆栈中数据出栈POP 将数据从堆栈中取出 MCS 51特殊功能寄存器 续7 SP为始终指向堆栈顶部的指针使用堆栈之前 SP先赋值 指定堆栈的栈底每次PUSH操作之前 SP SP 1 指向堆栈内第一个空闲位置每次POP操作之后 SP SP 1 保持SP指向栈顶第一个数据 MCS 51特殊功能寄存器 续8 图示8个存储单元为堆栈区 MCS 51特殊功能寄存器 续9 PUSHA3的操作过程SP SP 1 SP 62H SP A3操作完成后 62H字节的内容即为A3 62H为堆栈顶POPA5的操作过程操作前 栈顶为64H单元 SP 64HPOP时 64H单元的值A5弹出SP SP 1 63H操作完后63H为栈顶后进先出最后入栈的数据最先弹出 比如A5向上生长型堆栈新入栈数据保存在高地址方向 SP SP 1 否则为向下生长型堆栈 MCS 51特殊功能寄存器 续10 数据指针DPTR 83H 82H 16位特殊功能寄存器 DPH DPL可作为两个8位寄存器使用DPTR存放16位地址 用于访问外部扩展存储器或外设接口I O端口P0 P3 80H 90H A0H B0H 对应4个8位并行端口的锁存器具有字节地址可位寻址每一条I O可独立操作 用作输入或输出作输出时 锁存数据作输入时 缓冲数据 MCS 51系微控制器时钟和时序 CPU时序 时钟 片内振荡器及时钟信号8051片内振荡器为一个高增益的反向放大器 外接作为反馈元件的石英晶体 Crystal 陶瓷谐振器即构成时钟系统C1 C2电容为频率微调电容采用15 30pF瓷片电容时钟电路频率在1 2 12MHz CPU时序 时钟 续1 外部时钟信号由XTAL2输入 XTAL1接地 使内部反向放大器不起作用CMOS型单片机 80C31 80C51 外部时钟信号由XTAL1接入 XTAL2悬空多片单片机构成的系统中 为了时钟频率及相位的一致 多采用外部时钟系统 CPU时序 时钟 续2 时钟发生器不论采用内部时钟还是外部时钟 振荡信号都会进入时钟发生器二分频触发器电路 将时钟振荡频率fOSC二分频 向CPU提供两相时钟信号P1 P2 分频后时钟信号的周期称为机器状态时间S State 为振荡周期的2倍每个机器状态时间S有两个节拍 相 P1和P2 CPU以两相时钟P1和P2为基本节拍指挥8031各部件协调工作在每个机器状态时间S前半部分 相位1 P1 信号有效 在每个机器状态时间S后半部分 P2信号有效 CPU时序 机器周期和指令周期 机器周期计算机访问一次存储器所需要的时间 以时钟周期计量MCS 51机器周期12个振荡周期 6个S状态 S1 S6S状态 两拍P1 P2一个机器周期的12个振荡周期 S1P1 S1P2 S2P1 S2P2 S3P1 S6P1 S6P212MHz晶振时 每个机器周期时间为1uS CPU时序 机器周期和指令周期 续1 指令周期计算机运行一条指令所需要的时间 以机器周期数计量MCS 51的指令周期单周期 双周期 四周期除了四周期乘 除两条指令外 MCS 51的指令都为单周期或双周期指令区分指令字节和指令周期 两个概念 CPU时序 机器周期和指令周期 续2 CPU时序 取指 执行周期时序 B 每个机器周期ALE两次有效S1P2 S2P1 S4P2 S5P1单字节单周期指令S1P2 操作码锁存于指令寄存器S4P2 取指操作 取回数据被丢弃 PC不加1双字节单周期指令S1P2 操作码锁存于指令寄存器S4P2 取操作数 CPU时序 取指 执行周期时序 C CPU时序 取指 执行周期时序 D 单字节双周期指令在两个机器周期的S1P2 S2P1 S4P2 S4P1进行四次取指操作 后三次取指无效单字节双周期指令MOVXS1P2 操作码锁存于指令寄存器S5送出外部数据存储器地址 读写数据送外部数据存储器地址期间无ALE信号 MCS 51系微控制器复位 CPU 复位及复位电路 A 复位 初始化CPU CPU 复位及复位电路 B 复位信号RST引脚上的高电平信号持24个时钟周期 2个机器周期 以上 4uS 6MHz 2uS 12MHz外部复位信号由RST输入 经过施密特触发器到达复位电路内部复位电路在每个机器周期的S5P2采样施密特触发器输出 CPU 复位及复位电路 C 复位方式上电复位手动复位 CPU 复位及复位电路 D 手动复位 CPU 复位及复位电路 E MCS 51系微控制器端口结构 输入输出端口电路 4个8位并行口准双向口每端口具有一个特殊功能寄存器P0 P1 P2 P3每端口具有输出驱动器 输入缓冲器 做输入时可缓冲 做输出时可锁存无片外扩充存储器的系统4个端口都可作准双向通用口有片外扩充存储器的系统P2口作扩展存储器的高8位地址总线P0口分时使用第一阶段 P0口作扩展存储器的低8位地址总线第二阶段 P0口作数据总线 P0口 A 控制C 控制C 0时 MUX开关接下端 P0口做普通I O口 控制C 1时 MUX开关接上端 P0口做地址 数据复用口P0作I O端口 控制C 0 与门4输出为0 输出上拉场效应管T1截止 此时输出级是漏极开路场效应管T2的漏极 P0口 B P0作输出口输出时 写入 脉冲到CP Q的输出是与数据总线相连的D端的反相 Q经T2反相 在P0上输出的正是D相连的内部总线的数据P0作输入口端口输入时 读引脚 信号打开三态缓冲器2 端口数据经缓冲器2到达内部总线准双向端口读端口时 如果T2处于导通状态 将会使P0 X的的高电平信号被拉成低电平解决方法 读端口时 先向D锁存器写入1 使 Q 0 T2处于截止状态 同时 控制C 0 T1也处于截止状态 引脚P0 x处于 悬浮 状态 可作高阻抗输入 P0口 C P0作地址 数据总线外扩数据存储器时 MOVX指令 或 EA 0时执行MOVC指令 内部硬件使 控制C 1 开关MUX打向反相器3的输出 P0口作地址数据总线使用CPU读写RAM ROM I O口时硬件使 控制C 1 开关MUX向上 T2与非门3输出相连地址 数据 0时 与门4输出为0 T1截至 非门3输出为1 T2导通 P0 x 0地址 数据 1时 T1导通 T2截至 P0 x 1 P0口 D P0口输出 地址 数据总线P0口输出低8位地址或8位数据信息 MUX将CPU内部地址 数据线经反相器3与驱动器场效应管T2栅极接通T1 T2的栅极处于反相状态 构成推拉式的输出电路 T1导通时T2截止 T1截止时T2导通 此时不需要外加漏极上拉电阻P0输入 数据总线读引脚信号打开缓冲器2 数据到达数据总线P0作地址数据总线时为标准双向口 P1口 图中电阻为两个FET并在一起一个电阻固定 一个工作在导通或关闭状态 使得其阻值0和R之间快速变化阻值为0时 P1 x被快速上拉至高电平阻值为R时 P1 x为高阻输入状态准双向口输入时 先向端口写1 下面FET截止 缓冲器2的输入为P1 x的状态 P2口 A 无外扩存储器时CPU对片内存储器和I O口进行读写 MOVX EA 1时 MOVC 控制 将MUX打向锁存器Q端 P2为I O口 P2口 B 有外部存储器时CPU访问外部数据存储器 I O口 外部ROM MOVC指令 MUX打向 地址 P2不断送出高8位地址只外扩256ByteRAM时 外部访问只需8位地址 P2可作I O使用准双向口输入时 先向端口写1 下面FET截止 缓冲器2的输入为P1 x的状态 P3口 A 准双向口 具有第二功能第二输出功能W有效时 P3 x QQ 1时 输出W信号两种状态自动切换当对P3口按照特殊功能寄存器访问时 位 字节 硬件自动使W 1 通用I O口不对P3进行特殊功能寄存器访问时 硬件使Q 1 输入 输出第二功能 P3口 B 作通用I O输出时 W 1 P3 x Q读引脚输入时 先向端口写1 T截止呈高阻态 读引脚 使P3 x状态通过常开的缓冲器4 缓冲器2到达数据总线 P3口 C P3口的第二功能第二功能输出时 硬件使Q 1 引脚呈现W的状态输出引脚 TXD WR RD P3口 D 第二功能输入时 P3不作通用I O 读引脚信号无效 缓冲器2处于高阻状态引脚的第二功能信号通过缓冲器4到达 第二功能输入 端输入引脚 RXD INT0 INT1 T0 T1 端口负载能力和接口要求 P0口和P1 P2 P3有区别P0口输出级无上拉电阻 作通用I O口时输出级开漏输出 需要外接上拉电阻做输入时 先向端口写1做地址数据总线时 不需要外接的上拉电阻驱动8个LSTTL门电路P1 P2 P3口具有内部上拉电阻4个LSTTL端口驱动能力准双向口 输入前写1端口驱动能力限制 限流电阻 ThankYou 时序逻辑电路 在数字电路理论中 时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入 还与前一时刻输入形成的状态有关这跟组合逻辑电路相反 组合逻辑的输出只会跟目前的输入成一种函数关系 换句话说 时序逻辑拥有储存元件 内存 来存储信息 而组合逻辑则没有 时序逻辑因此被用来建构某些形式的电脑的内存 延迟跟储存单元 以及有限状态自动机 en finitestatemachine 大部分现实的电脑电路都是混用组合逻辑跟时序逻辑 组合逻辑电路 在数字电路理论中 组合逻辑电路 combinatoriallogic或combinationallogic 是一种逻辑电路 它的任一时刻的稳态输出 仅仅与该时刻的输入变量的取值有关 而与该时刻以前的输入变量取值无关 这种电路跟时序逻辑电路相反 时序逻辑电路的输出结果是依照目前的输入和先前的输入有关系 从电路结构分析 组合电路由各种逻辑门组成 网络中无记忆元件 也无反馈线 组合逻辑是在电脑被用来做输入的讯号跟储存的资料作逻辑代数运算之用 实际上电脑电路都会混用包含组合逻辑和循序逻辑的电路 举例来说 算术运算逻辑单元 ALU 中 尽管ALU是由循序逻辑的程序装置所控制 而数学的运算就是从组合逻辑制产生的 线驱动 集电极开路和推挽式 线驱动线驱动器是一个源电流输出器件在导通状态时 线驱动器输出为电源 Vcc 在关断状态时 输出悬空 因此 线驱动器需要一个灌电流输入接口集电极开路集电极开路电路是灌电流输出器件在关断状态时 集电极开路输出连到地 在导通状态时 集电极开路输出悬空 因此 集电极开路输出需要一个源电流输入接口 推挽式推挽式输出结合了线驱动与集电极开路输出 在关断状态时 推挽式输出接地 在导通状态时 推挽式输出连到电源 Vcc 我们先来说说集电极开路输出的结构 集电极开路输出的结构如图1所示 右边的那个三极管集电极什么都不接 所以叫做集电极