长沙理工大学数字电子技术基础讲稿.doc

长沙理工大学数字电子技术基础讲稿第一章 数制和码制教学目的：1. 了解几种常用的数制.2. 掌握不同数制间的转换.3. 掌握二进制数运算.4. 了解几种常用的编码.教学重点：几种常用的数制、不同数制间的转换及二进制数的运算.教学难点：不同数制间的转换及二进制数的运算.教学课时：2课时教学内容：1.1 概述(1). 模拟量在时间上和数量上都是连续变化的物理量；表示模拟量的信号叫模拟信号。例如热电偶电压信号；工作于模拟信号下的电子线路模拟电路，例如放大器 (2). 数字量在时间和数量上都是离散的物理量；表示数字量的信号叫数字信号。例如：记录生产零件数工作于数字信号下的电子线路数字电路，例如计数器 数字信号是一种脉冲信号(Pulse Signal)。脉冲信号具有边沿陡峭、持续时间短的特点。广义讲，凡是非正弦信号都称为脉冲信号。 数字信号有两种传输波形，一种称为电平型，另一种称为脉冲型。 电平型数字信号是以一个时间节拍内信号是高电平还是低电平来表示“1”或“0”，而脉冲型数字信号是以一个时间节拍内有无脉冲来表示“1”或“0”， 如图1 - 1所示。 图 1 - 1 数字信号的传输波形(a) 电平型信号； (b) 脉冲型信号1.2 几种常用的数制 数制：是指多位数码中每一位的构成方法及低位向相邻高位的进位规则。常用进制： 十进制：由0、19十个数码组成，进位规则是逢十进一，计数基数为10，其按权展开式例如：。 二进制：由0、1两个数码组成，进位规则是逢二进一，计数基数为2，其按权展开式为例如：。 八进制：由0、17八个数码组成，进位规则是逢八进一，计数基数为8，其按权展开式为例如：。 十六进制：由0、19、A（10）、B（11）F（15）十六个数码组成，进位规则是逢十六进一，计数基数为16，其按权展开式例如：。1.3 不同数制间的转换十进制转换成二进制的方法：整数部分除以2，取余数，读数顺序从下往上；小数部分乘以2，取整数，读数顺序从上至下。例如：。十进制转换成八进制的方法：整数部分除以8，取余数，读数顺序从下往上；小数部分乘以8，取整数，读数顺序从上至下。 例： (27.125)10(33.1)8 。 十进制转换成十六进制的方法：整数部分除以16，取余数，读数顺序从下往上；小数部分乘以16，取整数，读数顺序从上至下。 例如： 。 二进制转换成十进制的方法：将二进制数按权展开后，按十进制数相加。【例】 将二进制数(11001101.11)2 转换为等值的十进制数。 解:二进制数(11001101.11)2 各位对应的位权如下: 位权:27 26 25 24 23 22 21 20 2-1 2-2 二进制数:1 1 0 0 1 0 1. 1 1 等值十进制数为: 27+26+23+22+20+2-1+2-2=128+64+8+4+1+0.5+ 0.25=（205.75)10 例如：八进制转换成十进制的方法：将八进制数按权展开后，按十进制数相加。 例如：(33.1)8 = 381 + 380 + 38-1 = (27.125)10 。十六进制转换成十进制的方法：将十六进制数按权展开后，按十进制数相加。 例如： 。二进制转换成八进制的方法：以小数点为分界，整数部分向左、小数部分向右，每3位为一位，不足3位的补0，然后将每个三位二进制数都用相应的一位八进制数取代。 例如：.【例】 将二进制数（10111011.1011）2 转换为八进制数。 解：转换过程如下: 二进制数： 八进制数： 2 7 3. 5 4 因此，对应的八进制数为(273.54)8 .八 二转换 以小数点为分界，将每位八进制数分别用相应的三位二进制数取代。 【例】将八进制数(361.72)8 转换为二进制数。 解:转换过程如下: 八进制数： 3 6 1. 7 2 二进制数：因此，对应的二进制数为(11110001.11101)2 例如：（33.1)8 （011 011 . 001）2二 十六转换将二进制数转换为十六进制数时，整数部分自右往左每四位一组，最后剩余不足四位时在左面补0；小数部分自左往右每四位一组，最后剩余不足四位时在右面补0；然后将每个四位二进制数都用相应的一位十六进制数取代。 二进制数： 十六进制数： E B D. A 因此，对应的十六进制数为（EBD.A）16十六 二转换 以小数点为分界，将每位十六进制数分别用相应的四位二进制数取代。 【例】 将十六进制数(1C9.2F)16 转换为二进制数。 解：转换过程如下: 十六进制数： 1 C 9. 2 F 二进制数： 因此，对应的二进制数为(111001001.00101111)2 1.4 二进制数运算1.4.1 二进制数运算的特点二进制数码: 表示数值大小数值运算（即算术运算） 例 1010 0110 10000 表示不同的逻辑状态逻辑运算（按某种因果关系）。几个概念：原码：二进制数码的最高位增加符号位的数码. 0正 ，1负 例：(11011001)2= -89， (01011001)2=+89反码：二进制数码按位取反得到的数码。 例：补码：（1） 正数的补码与原码相同； 例：（10011）补= 010011 （2）负数的补码等于它的反码加1。例：（-10011）补=101101 原码： 反码： 补码： 补码的补码为原码：表2.15三种不同的三位二进制正、负数表示法十进制数二进制数原码反码补码-81000-7111110001001-6111010011010-5110110101011-4110010111100-3101111001101-2101011011110-1100111101111-0100011110000+00000000010001000100012001000100010300110011001140100010001005010101010101601100110011070111011101111.5 几种常用的编码码制：为了便于记忆和查找，在编制代码时所遵循的规则。二-十进制编码： 用四位二进制数中的任意十种组合来表示一位十进制数，又称 BCD码。常用的BCD码有：8421码、余3码、循环码、余3循环码、2421码、5421码和 5211码等等，如表1-1所示：表1-1 几种常用的十进制代码第二章 逻辑代数基础教学目的：1. 掌握逻辑代数中的三种基本运算.2. 掌握基本公式和常用公式.3. 掌握基本定理.4. 掌握逻辑函数及其表示方法.5. 掌握逻辑函数的化简方法.6. 掌握具有无关项的逻辑函数.教学重点：逻辑函数的基本公式和常用公式，逻辑函数的表示方法及其化简方法.教学难点：最小项的定义与性质，逻辑函数的表示方法及其化简方法.教学课时：6课时教学内容：2.2 逻辑代数中的三种基本运算1. 与、或、非的定义如图2-1所示，以开关A、B的状态作为条件，闭合表示条件具备，断开表示条件不具备 ；以指示灯Z的状态作为结果，灯亮表示结果发生，灯不亮表示结果不发生。图2-1 指示灯控制电路与：只有决定事情发生的全部条件同时具备时，结果才发生，又称逻辑乘。或：只要决定事情发生的全部条件至少具备一个时，结果就发生，又称逻辑加。非：条件具备时，结果不发生，条件不具备时，结果一定发生，又称逻辑求反。2与、或、非的真值表 表2-1 与的真值表 表2-2 或的真值表 表2-3 非的真值表 3与、或、非的逻辑运算符号 与： “ ” 或者省略。如：Z=A B 或者 Z=AB； 或：“+” 。如： Z=A+B； 非：变量上方的“ ”表示。如： 。4与、或、非的逻辑符号图2-2 与、或、非的逻辑符号5复合逻辑运算：与非、或非、与或非、异或、同或 与非的逻辑运算符号 ： 表2-4 与非的真值表 图2-3 与非的逻辑符号 或非的逻辑运算符号： 表2-5 或非的真值表 图2-4 或非的逻辑符号 与或非的逻辑运算符号是 ： 图2-5 与或非的逻辑符号 表2-6 与或非的真值表 异或运算的定义是输入相异，输出为1；输入相同，输出为0。其逻辑运算符号是。 表2-7 异或的真值表 图2-6 异或的逻辑符号 同或运算的定义是输入相同，输出为1；输入相异，输出为0。其逻辑运算符号是 。表2-8 同或的真值表 图2-7 同或的逻辑符号 2.3 逻辑代数的基本公式、常用公式1. 18个基本公式2. 5个常用公式 2.4 逻辑代数的基本定理 代入定理：在任何一个含有变量A的逻辑等式中，若以一函数式取代该 等式中所有A的位置，该等式仍然成立。 反演定理：在一个逻辑式中,若将其中所有的“+”变成“”，“”变成“+”，“ 0”变成“1”， “1”变成“0”，原变量变成反变量，反变量变成原变量，所得函数式即为原函数式的反逻辑式，记作：。注意：a）运算的优先顺序。b）不是单个变量上的非号应保留不变。例2-1 试用反演定理求函数式 的反逻辑式。 解： 对偶式：在一个逻辑式 中,若将其中所有的“+”变成“”，“”变成“+”，“ 0”变成“1”， “1”变成“0”，所得函数式即为原函数式的对偶式，记作：。 对偶定理：若两个函数式相等，那么它们的对偶式也相等。 例2- 2 试求函数式 的对偶式。 解：2.5 逻辑函数及其表示方法 逻辑函数：当输入变量取值确定之后，输出变量取值便随之而定。因此， 输出变量和输入变量之间是一种函数关系。 逻辑函数的表示方法：逻辑真值表、逻辑函数式、逻辑图、波形图、卡诺 图和硬件描述语言。1. 逻辑函数的表示方法（1）逻辑真值表：由输出变量取值与对应的输入变量取值所构成的表格。 列写方法是： a) 找出输入、输出变量，并用相应的字母表示； b)逻辑赋值。 c)列真值表。例：三人表决电路，当输入变量A、B、C中有两个或两个以上取值为1时，输 出为1；否则，输出为0。 表2-9 三人表决电路的真值表（2）逻辑函数式 逻辑函数式：是将逻辑函数中输出变量与输入变量之间的逻辑关系用与、或、非等逻辑运算符号连接起来的式子，又称函数式或逻辑式。 例如：三人表决电路的逻辑函数式：（3）逻辑图 逻辑图：是将逻辑函数中输出变量与输入变量之间的逻辑关系用与、或、 非等逻辑符号表示出来的图形。 三人表决电路的逻辑图： 图2-8 三人表决电路的逻辑图2逻辑函数表示方法之间的相互转换（1）真值表 函数式 a) 找出真值表中使函数值为1的输入变量取值； b）每个输入变量取值都对应一个乘积项，变量取值为1，用原变量表示， 变量取值为0，用反变量表示。 c) 将这些乘积项相加即可。（2）函数式 真值表 首先在表格左侧将个不同输入变量取值依次按递增顺序列出来，然后将每组输入变量取值代入函数式，并将得到的函数值对应地填在表格右侧即可。（3）函数式逻辑图 将函数式转换成逻辑图的方法：从输入到输出分别用相应的逻辑符号取代函数式中的逻辑运算符号即可。（4）逻辑图函数式 将逻辑图转换成函数式的方法：从输入到输出分别用相应的逻辑运算符号取代逻辑图中的逻辑符号即可。3逻辑函数的两种标准形式（1）最小项和的形式 最小项：设m为包含n个因子的乘积项，且这n个因子以原变量形式或者反变量形式在m中出现且只出现一次，称m为n变量的一个最小项。 n变量共有 个最小项。 最小项的编号规则：使最小项m值为1 的输入变量取值所对应的十进制数即为该最小项的编号，记作。表2-10 三变量的最小项编号表最小项的性质： a)对应任意一组输入变量取值，有且只有一个最小项的值为1； b)任意两个最小项的乘积为0； c)全体最小项之和为1； d)具有逻辑相邻性的两个最小项相加，可合并为一项，并消去一对不同因子。将函数式化成最小项和的形式的方法为： 先将逻辑函数式化为若干乘积项之和的形式，该函数式中的每个乘积项缺哪个因子，就乘以该因子加上其反变量，展开即可。例2-3 将函数式化成最小项和的形式。解：2.5.4逻辑函数形式的变换1逻辑函数式的八种类型 与-或式、与非-与非式、或-与非式、或非-或式、与或非式、与非-与式、或-与式、或非-或非式。与或式与非-与非式：将与或式两次求反，并用一次摩根定理即可。例2-5 试将函数式转换成与非-与非式。解： 与或式与或非式：先将与或式化成最小项和的形式，然后直接写成除了这些最小项编号以外的那些编号的最小项的或非形式。例2-6 试将函数式转换成与或非式。解：2.6 逻辑函数的化简方法2.6.1 公式化简法： 是指熟练运用所学基本公式和常用公式，将一个函数式化成最简形式。 与或式最简形式的标准是：该与或式中包含的乘积项的个数不能再减少，且每个乘积项所包含的因子数也不能再减少。常用公式化简法：并项法、吸收法、消因子法、消项法、配项法。 并项法：例如： 吸收法：例如： 消因子法： 例如： 消项法：和例如： 配项法：或例如： 2.6.2 卡诺图化简法1变量的卡诺图：将 n变量的全部最小项各用一个小方块表示，使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得图形称为n变量的卡诺图。 图2-9 二变量卡诺图 图2-10 三变量卡诺图 图2-11 四变量卡诺图 图2-12 五变量卡诺图2逻辑函数式和卡诺图之间的相互转换 函数式转换成卡诺图：首先将该函数式化成最小项和的形式；然后将该函数式中包含的最小项在卡诺图相应位置处填1，其余位置处填0。 例2-7 试画出逻辑函数的卡诺图。解： 由卡诺图写函数式的方法：将卡诺图中所有填1的小方块所表示的最小项相加即可得到相应的函数式。 例2-8 卡诺图如图2-13所示，要求写出其函数式。图2-13 例2-8的卡诺图解：3一般逻辑函数的卡诺图化简 卡诺图化简法：是指利用卡诺图对逻辑函数进行化简。（1）合并最小项规则 a)具有逻辑相邻性的2个最小项相加，可合并为1项，消去1对不同因子，保留公共因子。 b)具有逻辑相邻性的4个最小项相加，且组成矩形组，可合并为1项，消去2对不同因子，保留公共因子。 c)具有逻辑相邻性的8个最小项相加，且组成矩形组，可合并为1项，消去3对不同因子，保留公共因子。 d)具有逻辑相邻性的个最小项相加，且组成矩形组，可合并为一项，消去n对不同因子，保留公共因子。 两个相邻最小项的合并四个相邻最小项的合并八个相邻最小项的合并 卡诺图化简步骤：首先用卡诺图表示逻辑函数；然后选择化简后的乘积项。 选择原则为： a) 应包含该逻辑函数的全部最小项。 即：把具有逻辑相邻性的最小项分成若干个矩形组，每个矩形组包含2n个最小项（n=0,1,-），最小项可重复包围，但每个矩形组都要有新的最小项。 b) 所选择的可合并的最小项矩形组数目应尽可能少。 c) 所选择的可合并的最小项矩形组应包含尽可能多的最小项。例2-9用卡诺图法化简函数 。 解：2.7 具有无关项的逻辑函数及其化简 无关项：约束项和任意项统称为无关项。 约束：指具体的逻辑问题对输入变量取值所加的限制。 约束项：不允许出现的输入变量取值所对应的最小项。例如：一台电动机，有三种工作状态：正转、反转和停止。 如果用A=1表示正转，则A=0表示不正转；如果用B=1表示反转，则B=表示不反转；如果用C=1表示停止，则C=0表示不停止。当A、B、C取值为100、010和001时，分别表示电动机处于正转、反转和停止状态；而当A、B、C取值为000、011、101、110和111对应的最小项即为约束项。 约束条件：可以用全部约束项之和等于0表示。任意项：是指在某些输入变量取值下，函数值是0还是1都不影响电路的逻辑 功能，这些输入变量取值所对应的最小项称为任意项。具有无关项的逻辑函数的卡诺图化简步骤是： a) 用卡诺图表示具有无关项的逻辑函数； b) 选择化简后的乘积项。 用卡诺图表示具有无关项的逻辑函数的方法是：将函数式中所包含的最小项在卡诺图相应位置处填1，无关项位置处填，其余位置处填0。 选择化简后的乘积项的原则：有利于化简的，当作1处理；不利于化简的，当作0处理。例2-10 试用卡诺图法化简具有无关项的逻辑函数：解：第三章 门电路教学目的：1. 正确理解TTL的门电路结构、工作原理、逻辑功能和主要参数。2. 熟练掌握其外部特性及特点，并从输入特性、输出特性、电压传输特性、速度、功耗、抗干扰能力、带负载能力对电路进行比较，以便为实际使用这些器件打下必要的基础。3. 正确理解COMS的门电路结构、工作原理、逻辑功能和主要参数。教学重点：1. 半导体器件的开关特性：重点讲述各种器件的导通和截止条件与特点。2. TTL反相器的结构和原理：重点讲述典型结构和定性分析方法。3. TTL反相器的电压传输特性：重点讲述各种特性含义、相关参数和应用背景。4. TTL反相器的静态输入和输出特性：重点讲述各种特性的含义、相关参数和应用背景。5. 其他逻辑功能的TTL门：重点讲述各种门电路的功能及其电气特性方面与TTL反相器的相同和不同之处。教学难点：1. 半导体器件的结构和特性曲线：主要讲述各种器件的外部特性和主要参数。2. TTL反相器的原理：主要讲述根据三极管的开关条件与特点进行定性分析的方法。3. TTL反相器的电压传输特性：结合TTL反相器的结构理解各种特性，在此基础上讲述相关参数。4. TTL反相器的静态输入和输出特性：结合TTL反相器的结构理解各种特性，在此基础上讲述相关参数。5. TTL反相器的动态特性：主要讲述相关概念以及对于应用的影响，不必讲述过细。教学课时：6课时教学内容：3.2 半导体二极管门电路1. 二极管与门 与门：实现与运算的电路。电路及其逻辑符号如图所示，只要输入A、B当中有一个为低电平时，则其支路中二极管导通，使输出端F为低电平。只有A、B全为高电平时，输出端F才为高电平。当A 、B、F为高电平时用逻辑1表示，低电平时则用逻辑0表示。真值表为：ABF000010100011其逻辑表达式为2. 二极管或门 或门：实现或运算的电路。电路及其逻辑符号如图所示。输入A、B当中只要有一个为高电平时，则其支路中二级管导通，使输出端F为高电平。只有A、B全为低电平时，输出端F才为低电平。 真值表为：ABF000011101111逻辑表达式为：。3. 三极管非门电路 非门：实现非运算的电路。电路及其逻辑符号如图所示。当输入A为低电平时，三极管截止，输出F为高电平，输入A为高电平时，三极管饱和，输出F为低电平。逻辑表达式F= 。3.3 CMOS门电路3.3.2 CMOS反相器利用PMOS管和NMOS管两者特性能相互补充的特点而做成的互补对称MOS反相器，简称CMOS反相器，如图示。一、 工作原理 VI=VIL=0时，TLPPTOVO=VOHVDD VI=VIH=VDD时，TLTOPPVO=VOL0特点：TL和TO总是一个导通一个截止，静态电流极小，功耗低。 二、 CMOS反相器的主要特性 1电压传输特性和电流传输特性假设： VDDVGS（th）N+|VGS（th）P| VGS（th）N= |VGS（th）P| TL和TO具有相同的Ron和Roff 工作区：OVIVGS(th)NTLPPTOVO=VDD iD0：VGS(th)NVIVO-VGS(th)N iD TLPPTOPVOVDD所以下降:VO-VGS(th)NVIVO|VGS(th)P|时 iD TLPTOPVO急剧变化IV：VO|VGS(th)P|VI109）当C=1时, 0VIVDD-VGS(th)NTN导通 |VGS(th)P|VIVDD TP导通 TGP （低阻103）由于T1T2结构的对称性, 即D和S可互易使用TG是双向的传输门高低电平传输如图3-5-11 。（3）应用可组成各种复杂的逻辑电路。如数据选择器、寄存器、触发器、计数器等； 双向模拟开关：传输连续变化的模拟信号，如CD4066； 多路模拟开关：在A/D转换电路中处理多路模拟信号。 如：CD4051 8选1模拟开关（双向） CD4052 双4选1模拟开关（双向） CD4053 三2选1模拟开关（双向） CD4067 16选1模拟开关（双向）三、 CMOS三态门应用: 总线结构 数据双向传输四、漏极开路输出门电路（OD门）CMOS还有漏极开路门电路（OD门）优点： 1.可实现电平转换 2.提高带负载能力 3.实现“线与”功能。 3.3.6 CMOS电路的正确使用一、输入端的静电保护 在存贮和运输CMOS器件时不要使用易产生静电高压的化工材料和化纤织物包装，最耗采用金属屏蔽层作包装材料； 组装调试时，应使电烙铁和其他工具、仪表、工作台面等良好接地。必要时带防静电手镯； 不用的输入端不应悬空。 二、输入端加过流保护 输入端接低内阻信号源时，应在输入端与信号源之间串进保护电阻； 输入端接有大电容时，应在输入端与电容之间接入保护电阻； 输入端接长线时，应在门电路的输入端接入保护电阻。/因长线上不可避免地伴有分布电容、分布电感，信号突变时可能产生正、负振荡的脉冲。根据经验：RP=VDD/1mA，且当长度大于10米后，每增加10米，RP的值应增加1K。集成逻辑门多余输入端的处理:一般不让多余的输入端悬空，以防引入干扰信号，尤其对CMOS器件输入端悬空可能因栅极感应静电电压而将管子击穿损坏。所以在带载能力允许的情况下，一般均可把多余的输入端和该电路的输入信号并接使用，以增加逻辑可靠性，如图示。 3.3.7 CMOS数字集成电路的各种系列 已生产的标准化、系列化产品： 4000系列 HC/HCT系列：为高速CMOS系列 AHC/AHCT：为改进的高速CMOS系列 VHC/VHCT LVC： 为低压CMOS系列 ALVC： 为改进的低压CMOS系列3.5 TTL门电路一、 TTL与非门的工作原理1. TTL与非门的典型电路2.工作原理当输入端A、B、C中，只要有一个输入信号为低电平0.3V时，则相对的发射结导通，使T1管的基极电位被箝制到1V，T2管截止，故T4也截止。T3、D4管导通，输出高电平即输入端A、B、C中至少有一个为低电平时，输出端F为高电平。当输入端A、B、C全为高电平，T1管的基极电位升高，T1管的集电结、T2和T4管的发射结正向偏置而导通，致使T3管微导通，D4管截止。即输入端全为高电平时，输出端为低电平。所以该门是一个与非门。分析计算： （1）任一A、B、C=VIL=0.3VVB1=0.3+0.7=1.0vT2T1PPVces1=0.1V VB2=VIL+Vces1=0.4vT2T4T3PVO=VOH VO=VCCVR2VBE3VD450.70.7=3.6v（2）A=B=C=VIH=3.6VVB1=VBC1+VBE2+VBE4=2.1V,T2PPT4PPT3T1倒置 VO=VOL=VCES40.3V（3）由（1）（2）可见，。二、 TTL与非门的电压传输特性及抗干扰能力 1. 电压传输特性 电压传输特性分为四个区段：截止区、线性区、转折区和饱和区。2. 抗干扰能力 TTL与非门在实际应用时，输入端有时会出现干扰电压叠加在输入信号上。当干扰电压VN超过一定数值时就会破坏与非门输出的逻辑状态。通常把不会破坏与非门输出逻辑状态所允许的干扰电压值叫做抗干扰能力。干扰电压亦称噪声，抗干扰能力也称噪声容限。抗干扰能力分为输入低电平抗干扰能力VNL和输入高电平的抗干扰能力VNH。低电平的抗干扰能力为：VNL越大，表明TTL与非门输入低电平时抗正向干扰的能力越强。高电平的抗干扰能力为：VNH越大，表明 TTL与非门输入高电平时抗负向干扰的能力越强。三、 TTL与非门的电气性能1. TTL与非门的输入特性 输入特性是描述输入电流与输入电压之间的关系曲线 ，如图示：2. TTL与非门的输出特性 输出电压与负载电流之间的关系曲线，称为输出特性。(1)输出为低电平时的输出特性曲线：(2)输出为高电平时的输出特性曲线：3. 带负载能力负载能力是指输出端所能驱动同类门的最大能力，称为扇出系数，以N0来表示。拉电流负载增加会使与非门的输出高电平下降；灌电流负载增加会使与非门的输出低电平上升。与非门的扇出系数N0取决于输出低电平时所能驱动的同类门的个数 。通常 。 例3-1在图示电路中，试计算G1最多可以驱动多少个同样的门电路负载。要求G1输出的高、低电平满足， 。解：首先计算保证时可以驱动的门电路数目N1。其次，再计算保证 时能驱动的负载门数目N2。所以扇出系数 N = 10。四、 TTL与非门动态特性1.平均传输延迟时间：输出电压由高电平变为低电平时的传输延迟时间是称为导通传输延迟时间；输出电压由低电平变为高电平时的传输延迟时间是称为截止传输延迟时间。通常把二者平均值称作平均传输延迟时间，以表示。2. 动态尖峰电流与非门从导通状态转换为截止状态或从截止状态转换为导通状态，在这个转换过程中，都会出现T3、T4两管瞬间同时导通，这瞬间的电源电流比静态时的电源电流要大，但持续时间较短，故称之为尖峰电流或浪涌电流，如图示。3.3.5 其它类型的TTL门电路 1TTL或非门 ABABA+B2TTL异或门 一、集电极开路输出的门电路（OC门） 实现线与： 可同时实现电平转换； 驱动高压大电流负载。 1. OC门外接 负载电阻的计算2. OC门的应用(1)实现与或非逻辑关系(2)实现电平转换(3)用作驱动器用OC门来驱动指示灯、继电器和脉冲变压器等。当用于驱动指示灯时，上拉电阻RL由指示灯来代替，指示灯的一端与OC门的输出相连，另一端接上电源即可。如电流过大，可串入一个适当的限流电阻。 二、三态输出门电路（TS门） （1）实现：加控制端和控制电路，使输出有三个状态：VOH、VOL、高阻 EN=1DY= （此时输出只有VOH、VOL两种状态）EN=0 DVC2 1V（钳位）、T3 P=0T2T4 ro（高阻态）（2）应用 总线结构 数据双向传输3.5.6 TTL数字集成电路的各种系列174H系列 (高速TTL) 为提高开关速度和减少传输延时，有两项改进：输出级采用了达林顿管（降低了输出电阻，提高了拉电流的负载能力，尤其是加速了对负载电容的充电速度。）将所有电阻阻值降低了一半（缩短了上升和下降时间，加速三极管开关速度。）优点：速度较快(6ns) ；缺点：增加了电路的静态功耗。 274S系列(肖特基TTL) 74系列和74H系列饱和型逻辑门，饱和截止； 74S系列采用了三项措施提高开关速度：采用肖特基三极管（抗饱和三极管）SBD特点： VOn0.4V; trr很小，开关速度快; 生产工艺与TTL兼容。肖特基三极管特点：饱和深度浅，工作速度高。采用小的电阻； 如图用有源电路T6、R6、R3代替R3有源谐放回路：（a）缩短门电路的传输延迟时间；（b）改善了门电路的传输特性。优点： 速度很快(34ns)； 传输特性好缺点： 功耗大(电阻小)； VOL较高(可达0.5V)374LS系列(肖特基TTL)理想门电路速度快，功耗低 功耗一延迟积（pd积）：延迟和功耗的乘积74LS系列实现了速度快，功耗低的要求如图,措施如下： 大幅提高电阻值，降低功耗； 将R5从接地改接到输出端，降低了T3导通时R5的功耗； 采用肖特基三极管和有源泄放电路以提高工作速度； 将输入端多发射极三极管改用SBD，提高了工作速度； 增加了D3、D4，提高了放电速度。 优点：功耗极低（是74H和74S的1/10，是74系列的1/5； pd积很低（速度与74系列相当） 4其它类型TTL系列介绍74AS系列（先进的肖特基系列）(速度最快,tpd=1.5ns,但功耗大,20mW) 74ALS系列（先进的低功耗肖特基系列）(速度很快,tpd=4ns,功耗极低,1mW)3.8 TTL门驱动CMOS门 （自学）当TTL电路和CMOS电路相连接时，必须考虑它们之间电流驱动能力及高、低电平的配合等接口技术问题。当TTL门驱动CMOS门时，可能出现TTL门输出高电平低于CMOS门要求输入高电平的值，所以，常用TTL OC门作为接口电路，其输出端上拉电阻R必须接到CMOS门的正电源VDD上，如图示。 也可采用缓冲变换器加在TTL门与CMOS门中间，以实现电平转换如图示。 第四章 组合逻辑电路教学目的：1. 熟练掌握组合逻辑电路的分析方法。2. 熟练掌握组合逻辑电路的设计方法。3. 通过对中规模集成电路的设计实例，如译码器、编码器、加法器、数据选择器及数据分配器的应用，来加深对一些常用的中规模集成电路的理解。4. 正确理解常用中规模组合逻辑电路的逻辑功能，工作原理及使用中的有关问题，学会使用手册，借助组手册解决使用电路组件的问题。教学重点： 1. 组合逻辑电路的分析方法。2. 组合逻辑电路的设计方法。3. 编码器的概念和电路框图，注意讲解普通编码器和优先编码器的区别，讲解典型电路74LS148。4. 译码器的概念和电路框图，讲解典型电路74LS138，讲述译码器实现组合逻辑函数的方法。5. 加法器的功能框图及其应用，注意串行和并行加法器的特点。6. 数值比较器：重点讲述功能框图与使用方法，注意讲述功能扩展方法。教学难点：1. 组合逻辑电路的设计方法：注意结合实例讲述一般设计步骤。2. 编码器具体电路，注意讲述电路框图及其应用方法，避开内部结构。3. 译码器的各种具体电路，注意讲述电路框图及其应用方法，避开内部结构。4. 超前进位加法器的进位构成原理和四位数值比较器扩展输入端的用法。教学课时：8课时教学内容：4.1 概述数字电路 ：组合逻辑电路 时序逻辑电路组合电路特点： 任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。逻辑功能的描述：分为逻辑图描述、逻辑函数式描述和直值表描述。4.2 组合逻辑电路的分析方法分析目的： 找出给定逻辑电路输出和输入之间的逻辑关系，了解其逻辑功能。 分析步骤： 电路逻辑函数式 化简 逻辑函数式真值表 逻辑函数式、真值表【例4-1】试分析如图所示电路的逻辑功能，并指出该电路的用途。 逻辑函数式真值表ABF000011101110逻辑功能：显然逻辑功能是“异或”功能 例4-2试分析图4-2所示电路的逻辑功能，并指出该电路的用途。 图4-2 例4-2的逻辑图解：1. 由逻辑图，写函数式：2. 化简得：3. 列真值表：设计：根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。器件资源：SSI门电路、MSI器件、可编程逻辑器件采用SSI的组合逻辑电路设计 最简原则： 所用器件数最少 器件的种类最少 器件间的连线最少。设计步骤：一、进行逻辑抽象（将因果关系逻辑函数）1分析事件因果关系，确定输入变量和输出变量（原因输入，结果输出）2定义逻辑状态的含意（0？1？，也叫逻辑状态赋值）3根据因果关系，列出真值表二、写出逻辑函数式三、选定器件类型（SSI？MSI？与非门？或非门）四、化简或变换形式（根据所用门的类型）五、画出逻辑图 注意：并不是每个设计都需要所有的步骤，如 设计要求本身就是真值表形式，不必逻辑抽象 逻辑关系非常简单，不需要真值表 实际设计项目还必须包括所选器件的管脚连接，PCB设计等。例4-3用SSI设计组合逻辑电路设计一个监测信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成，共有三种正常工作状态：红、绿或黄加绿灯亮；其它五种亮灯状态为故障。正常工作状态R A GR A GR A G故障状态R A GR A GRA GR A GR A G逻辑抽象取红、黄、绿三盏灯的状态为输入变量，分别用R、A、G表示，亮时为1，不亮时为0。取故障信号为输出变量，以Y表示，正常工作下Y为0，发生故障时为1。列出真值表逻辑真值表RAGY00010010010101101000101111011111逻辑函数式由真值表可得 AGR000111100100110111化简 用0化简可得到最简与或非表达式 画出逻辑图1G&Y11&AR&最简与或的逻辑图1G1AR1&Y1最简与或非的逻辑图例4-4设计一个三变量的多数表决电路。当输入变量中有两个或两个以上同意时，提议被通过；否则，提议不被通过。解：1.进行逻辑抽象：2.写出逻辑函数式：3.选定器件类型为小规模集成电路的设计。 4.化简得：5.画逻辑图：4.3 若干常用的组合逻辑电路4.3.1 编码器1.普通编码器（不允许两个或两个以上的输入有效）编码：在选定的一系列二进制数码中，赋予代码特定含义的过程。编码器：执行编码功能的电路。 由真值表可得： ABCDY1Y01000