第七章(新)并行输入输出接口.ppt

第七章并行I O接口技术 主要内容1 接口技术概述2 MCS 51内部并行I O端口3 简单并行I O口的扩展4 8155可编程外围并行接口芯片的扩展5 LED 键盘接口的扩展 7 1系统扩展 接口概述 1 系统扩展单片机虽然各功能部件齐全 但容量较小 如 片内ROM RAM I O口 不够用时需要扩展 扩展三总线 ROM RAM I O口 2 系统接口微机与外设连接因速度不匹配 信号类型不同 脉冲 模拟 传输方式不同 串 并 需要有接口电路实现电路连接和逻辑联接 接口是计算机与外设信息交换的桥梁 3 接口电路应具备的功能 1 输入有缓冲 输出有锁存 2 有应答联络信号 3 有片选 控制信号 4 有编程选择工作方式功能 7 1系统扩展 接口概述 4 单片机系统的扩展与接口原理结构 如下图 7 1扩展三总线的产生 一 三总线地址 数据 控制总线二 三总线的扩展用74LS373作为地址锁存器 使数据和地址信号分开 74LS373是三态8D触发器 7 1扩展三总线的产生 地址总线扩展电路及地址锁存器74LS373 7 2MCS 51内部并行I O端口 MCS 51单片机有4个双向并行的8位I O端口 即P0 P3 P0口为三态双向口 可驱动8个TTL电路 P1 P2 P3口为准双向口 作为输入时 口线被拉成高电平 故称为准双向口 其负载能力为4个TTL电路 1 P0口的结构 图2 3P0口的一位结构图 下图为P0口的某位P0 n n 0 7 结构图 它由一个输出锁存器 两个三态输入缓冲器和输出驱动电路及控制电路组成 从图中可以看出 P0口既可以作为I O用 也可以作为地址 数据线用 1 P0口作为普通I O口 输出时CPU发出控制电平 0 封锁 与 门 将输出上拉场效应管T1截止 同时使多路开关MUX把锁存器与输出 驱动场效应管T2栅极接通 故内部总线与P0口同相 由于输出驱动级是漏极开路电路 若驱动NMOS或其它拉流负载时 需要外接上拉电阻 P0的输出级可驱动8个LSTTL负载 输入时 分读引脚或读锁存器读引脚 由传送指令 MOV 实现 下面一个缓冲器用于读端口引脚数据 当执行一条由端口输入的指令时 读脉冲把该三态缓冲器打开 这样端口引脚上的数据经过缓冲器读入到内部总线 输入时 分读引脚或读锁存器读锁存器 有些指令如 ANLP0 A称为 读 改 写 指令 需要读锁存器 上面一个缓冲器用于读端口锁存器数据 原因 如果此时该端口的负载恰是一个晶体管基极 且原端口输出值为1 那么导通了的PN结会把端口引脚高电平拉低 若此时直接读端口引脚信号 将会把原输出的 1 电平误读为 0 电平 现采用读输出锁存器代替读引脚 图中 上面的三态缓冲器就为读锁存器Q端信号而设 读输出锁存器可避免上述可能发生的错误 P0口必须接上拉电阻 三态输入缓冲器的作用 准双向口 从图中可以看出 在读入端口数据时 由于输出驱动FET并接在引脚上 如果T2导通 就会将输入的高电平拉成低电平 产生误读 所以在端口进行输入操作前 应先向端口锁存器写 1 使T2截止 引脚处于悬浮状态 变为高阻抗输入 这就是所谓的准双向口 在读信号之前数据之前 先要向相应的锁存器做写1操作的I O口称为准双向口 2 P0作为地址 数据总线 在系统扩展时 P0端口作为地址 数据总线使用时 分为 P0引脚输出地址 数据信息 CPU发出控制电平 1 打开 与 门 又使多路开关MUX把CPU的地址 数据总线与T2栅极反相接通 输出地址或数据 由图上可以看出 上下两个FET处于反相 构成了推拉式的输出电路 其负载能力大大增强 2 P0作为地址 数据总线 P0引脚输出地址 输入数据输入信号是从引脚通过输入缓冲器进入内部总线 此时 CPU自动使MUX向下 并向P0口写 1 读引脚 控制信号有效 下面的缓冲器打开 外部数据读入内部总线 2 P0作为地址 数据总线 真正的双向口 2 P2的内部结构 1 P2口作为普通I O口 CPU发出控制电平 0 使多路开关MUX倒向锁存器输出Q端 构成一个准双向口 其功能与P1相同 2 P2口作为地址总线在系统扩展片外程序存储器扩展数据存储器且容量超过256B 用MOVX DPTR指令 时 CPU发出控制电平 1 使多路开关MUX倒内部地址线 此时 P2输出高8位地址 3 P1口 P3口的内部结构 P1口的一位的结构它由一个输出锁存器 两个三态输入缓冲器和输出驱动电路组成 准双向口 P3的内部结构 DQCLKQ P3 n 读锁存器 内部总线 写锁存器 读引脚 VCC R T P3口引脚 第二输入功能 第二输出功能 一 作为通用I O口与P1口类似 准双向口 W 1 W P3的内部结构 二 P3第二功能 Q 1 此时引脚部分输入 Q 1 W 1 部分输出 Q 1 W输出 DQCLKQ P3 n 读锁存器 内部总线 写锁存器 读引脚 VCC R T P3口引脚 第二输入功能 第二输出功能 W 综上所述 当P0作为I O口使用时 特别是作为输出时 输出级属于开漏电路 必须外接上拉电阻才会有高电平输出 如果作为输入 必须先向相应的锁存器写 1 才不会影响输入电平 当CPU内部控制信号为 1 时 P0口作为地址 数据总线使用 这时 P0口就无法再作为I O口使用了 P1 P2和P3口为准双向口 在内部差别不大 但使用功能有所不同 P1口是用户专用8位准双向I O口 具有通用输入 输出功能 每一位都能独立地设定为输入或输出 当有输出方式变为输入方式时 该位的锁存器必须写入 1 然后才能进入输入操作 P2口是8位准双向I O口 外接I O设备时 可作为扩展系统的地址总线 输出高8位地址 与P0口一起组成16位地址总线 对于8031而言 P2口一般只作为地址总线使用 而不作为I O线直接与外部设备相连 I O口的直接输入输出 即P0 P1 P2 P3作为输入输出口使用 见P244 例7 1 4 简单并行I O口的扩展 在稍微大的系统 单片机片的并行口便不够用 需要扩展 所谓简单扩展 就是使用通用的74系列的TTL或4000系列的CMOS芯片扩展 在此再次声明 扩展的输出接口必须具备锁存功能 输入接口必须具备缓冲功能 7 4简单并行I O口的扩展 简单I O接口的扩展方法常用74LS244作输入接口芯片 起缓冲作用 G有效 244直通 否则高阻 用74LS273作输出接口芯片 起锁存作用 CLK下降沿锁存 扩展的输入输出口地址均为 P2 7P2 6P2 5P2 4P2 3P2 2P2 1P2 0P0 7P0 6P0 5P0 4P0 3P0 2P0 1P0 0 0 除了P2 0以外均取1 则扩展的输入输出口地址写成16进制数均为 FEFFH上面电路的功能是 按下某键 对应的LED发光 其程序为 MOVDPTR 0FEFFHLP MOVXA DPTRMOVX DPTR ASJMPLP 7 4扩展8155可编程外围并行接口芯片 关于Intel的8155 8156 是一多功能的可编程外围接口芯片 内部资源有256B的RAM 2个8位 1个6位的I O口和1个14位的 减1 计数器 40脚双列直插封装 7 4 18155的结构与引脚 7 4 28155的RAM和I O口地址其地址按片外RAM统一编址 16位 CE IO M接单片机的高8位地址 一 I O口 即片内寄存器 地址CE 0 IO M 1 低3位选择寄存器 二 256BRAM的地址CE 0 IO M 0 由高8位地址控制 低8位选择RAM的256个存储单元 7 4 38155的寄存器 6个 一 命令寄存器地址 000B 二 状态寄存器1 地址 000B2 格式及各位的意义 三 PA寄存器是PA口引脚PA0 PA7的映射地址 001B四 PB寄存器是PB口引脚PB0 PB7的映射地址 010B五 PC寄存器是PC口引脚PC0 PC7的映射地址 011B 六 定时器 计数器寄存器是一14位计数器 对应有两个寄存器 最高两位设定输出波形 1 地址 两个寄存器的地址分别为 100B2 寄存器格式 101B M2M1的意义 决定输出波形 计数器减1回零时自动装入初值 所以能输出连续波形 7 4 48155芯片的使用一 作片外256BRAM用低8位地址范围为 00H FFH二 作扩展I O口用PA口 PB口 PC口注意 工作方式 地址三 作定时器扩展用一般先写计数常数 再写命令字 7 4 58031与8155的接口及简单编程一 8031与8155的连接方法 7 4扩展8155可编程外围并行接口芯片 8155的具体地址 7 4扩展8155可编程外围并行接口芯片 二 8155的基本操作程序段1 对8155中的RAM进行操作例1 1 向8155RAM中的5FH单元写入数据32H 2 从8155RAM中的98H单元读取数据 程序段如下 1 写数据 MOVDPTR 7E5FHMOVA 32HMOVX DPTR A 2 读数据 MOVDPTR 7E98HMOVXA DPTR 7 4扩展8155可编程外围并行接口芯片 2 对8155中的I O口和定时器进行操作例2设置8155 使用I O口和定时器 使A口为基本输入方式 B口为基本输出方式 定时器作方波发生器 对输入的脉冲进行24分频 试编程实现之 思路 先对定时器赋初值和设定输出波形 向定时器 计数器寄存器中写 再设定A B口的工作方式和传输方向 并启动定时器工作 向命令寄存器中写