门电路与组合逻辑电路.ppt

第8章 门电路与组合逻辑电路 概述 电子线路按其功能 性质的不同分为模拟电路与数字电路两大类 模拟电路可用来实现幅度随时间连续变化的模拟信号的产生和处理 如前面分析的各种放大电路都属于此类 数字电路主要是对在时间和大小上都是离散的数字信号进行存储 变换和运算处理的电路 在数字电路中 按其完成逻辑功能的不同特点 可划分为组合逻辑电路和时序逻辑电路两大类 本章讨论组合逻辑电路 所谓组合逻辑电路是指该电路在任一时刻的稳定输出状态 仅取决于该时刻输入信号的组合 而与输入信号作用前电路所处的状态无关 在数字电路中的晶体管只有两种工作状态 饱和导通时 集电极输出低电平 截止时 集电极输出高电平 矩形波脉冲信号参数 脉冲幅度A 脉冲信号变化的最大值 脉冲上升时间tr 从幅度的10 上升到90 所需时间 脉冲下降时间tf 从幅度的90 下降到10 所需时间 脉冲宽度tp 从上升沿的50 到下降沿的50 所需时间 脉冲周期T 波形周期性重复出现所需的最短时间 脉冲频率f 单位时间内出现的脉冲个数 与周期T成倒数 占空比 矩形波脉冲宽度tp与脉冲周期T的百分比值 8 1数制与码制 一个数可用数制和码制两种形式来表示 数制 按进制表示 码制 用编码表示 8421码 2421码 余3码 格雷码等 1 十进制数表示 特点 逢十进一 表示方法 用10的幂相加表示 称 10i 权 进位基数的幂 2 二进制数表示 特点 逢二进一 表示方法 用2的幂相加表示 称 2i 权 进位基数的幂 3 任意进制数表示 称 Ri 权 进位基数的幂 称 R 进位基数 称 Ki 为相应的系数 将一个数从一种进制表示转换为另一种进制表示 称之 4 数制的转换 二进制 十进制的转换 按权展开 十进制 二进制的转换 整数 除2取余 小数 乘2取整 例 将 159 10 2 余1 79 39 余1 快速转换法 例 将 0 875 10 0 2 码制 数字电路处理的信号 都可以用多位二进制数来表示 这种二进制数叫代码 给每个代码赋予一定含义的过程叫编码 若需要编码的信息数量为N 则用作代码的二进制数的位数n应该满足 若某一编码的二进制数的每一位都有一固定的权值 这类编码称为有权码 反之 则为无权码 几种常用的二进制编码见表8 1 1 P278 概述 开关电路应用的电子器件是数字电路的基本元件 它只有接通和断开两种状态 所以 只有两种取值 0 和 1 我们把这种二值变量称为逻辑变量 把数字电路的输出信号和输入信号之间的关系称为逻辑关系或逻辑函数 数字电路所进行的二值运算就叫逻辑运算 研究这种运算规律的数学叫逻辑代数 布尔代数 因此 数字电路也称为逻辑电路 逻辑代数中的 0 和 1 与十进制的0和1有着完全不同的含义 在逻辑代数中 0和1代表着对立或矛盾着的两个方面 如开关的接通和断开 信号的有和无 电位的高和低等等 视具体研究对象而定 8 2逻辑运算与逻辑门电路 1 与逻辑及 与 门电路 决定事件F的所有条件A和B都满足时 事件F才发生 则称逻辑函数F是逻辑变量A和B的 逻辑与 逻辑表达式为 与逻辑门电路 与逻辑门符号 与逻辑真值表 运算规则 基本逻辑运算与基本门 2 或逻辑及 或 门电路 决定事件F的所有条件A和B只要有一个或一个以上得到满足时 事件F就发生 则称逻辑函数F是逻辑变量A和B的 逻辑或 逻辑表达式为 或逻辑门电路 或逻辑门符号 或逻辑真值表 运算规则 3 非逻辑及 非 门电路 决定事件F的条件A不具备时 事件F才发生 则称逻辑函数F是逻辑变量A的 逻辑非 逻辑表达式为 非逻辑门电路 非逻辑门符号 非逻辑真值表 运算规则 1 与非逻辑运算及 与非 门 与非逻辑是与逻辑和非逻辑的结合 其逻辑函数表达式为 与非逻辑真值表 与非逻辑门 与非逻辑特点 全 1 出 0 有 0 出 1 复合逻辑运算与其他门电路 2 或非逻辑运算及 或非 门 或非逻辑是或逻辑和非逻辑的结合 其逻辑函数表达式为 或非逻辑真值表 或非逻辑门 或非逻辑特点 全 0 出 1 有 1 出 0 3 与或非逻辑运算及 与或非 门 与或非逻辑是与逻辑 或逻辑和非逻辑的结合 其逻辑函数表达式为 与或非逻辑真值表 与或非逻辑门 4 异或逻辑运算及 异或 门和同或逻辑运算及 同或 门 设F A B 为变量A B的逻辑函数 只有当A B取值相异时 即A 1 B 0或A 0 B 1 函数F A B 的取值为1 否则为0 我们称F A B 为异或逻辑函数 实现异或逻辑运算的电路称为异或门 异或逻辑真值表 异或逻辑门 异或逻辑表达式为 1 异或逻辑运算及 异或 门 设F A B 为变量A B的逻辑函数 只有当A B取值相同时 即A 1 B 1或A 0 B 0 函数F A B 的取值为1 否则为0 我们称F A B 为同或逻辑函数 实现同或逻辑运算的电路称为同或门 同或逻辑真值表 同或逻辑门 同或逻辑表达式为 A B 2 同或逻辑运算及 同或 门 5 三态门 三态门就是指具有三种输出状态的门电路 即 它除了可输出高电平和低电平以外 还可以有第三种输出状态 高阻态 也称禁止状态 此时 输出端相当于悬空 和所有电路断开 内部结构了解 三态门的逻辑符号 三态门与普通门的区别在于 它的输入端有一个控制信号输入端 EN称为使能端 高电平使能 低电平使能 三态门真值表 正逻辑与负逻辑 高电平 1 低电平 0 正逻辑 高电平 0 低电平 1 负逻辑 在判断某一具体逻辑电路的逻辑功能时 首先应该明确该电路采用的是正逻辑还是负逻辑 同一电路由于采用的逻辑约定不同 其逻辑关系也不相同 可以证明正 负逻辑函数间满足如下对偶关系 除特别声明以外 本教材均采用正逻辑 1 正逻辑与门即为负逻辑或门 2 正逻辑或门即为负逻辑与门 例如下页 3 正逻辑与非门即为负逻辑或非门 4 正逻辑或非门即为负逻辑与非门 5 正逻辑异或门即为负逻辑同或门 6 正逻辑同或门即为负逻辑异或门 如图 开关组成的门电路 约定正逻辑 开关闭 1 断 0 灯亮 1 灭 0 则负逻辑 开关闭 0 断 1 灯亮 0 灭 1 F AB F A B 8 3逻辑代数的运算法则 逻辑代数运算的基本法则 0 A 0 1 A A A A A A 0 0 A A 1 A 1 A A A A 1 逻辑代数运算的基本定理 定理1交换律 定理2结合律 定理3分配律 定理4吸收律 定理5对和律 定理6反演律 异或运算的主要公式 逻辑代数运算的基本规则 1 代入规则 任意一个逻辑等式 如果将等式中所有出现某一变量的地方 都用同一个逻辑函数去置换 则此等式仍然成立 2 反演规律 3 对偶规则 对任意一个逻辑函数F 如果将其中的 变成 变成 0 变成 1 1 变成 0 所得到的新的逻辑函数F 称为原函数的对偶式 逻辑函数的化简 因为同一逻辑函数可以写成不同形式的逻辑表达式 在逻辑电路的设计中 逻辑函数最终都要用逻辑电路来实现 因此 用最简单的逻辑函数设计电路是简化电路 降低成本和提高系统可靠性的最直接的方法 逻辑函数的公式化简法 1 并项法 利用对合律将两乘积项合并 使逻辑函数得到简化 化简 2 吸收法 利用吸收律 吸收多余的与项 使逻辑函数简化 3 消去法 利用吸收律 消去某些与项中的变量 使逻辑函数得到简化 4 配项法 利用基本公式给逻辑函数配上适当的项 使逻辑函数得到简化 证毕 1 化简 解 8 4简单组合逻辑电路的分析和设计 分析和设计组合逻辑电路时 须要讨论它的输出变量与输入变量间的逻辑函数关系 逻辑分析就是分析已给逻辑电路的逻辑功能 找出输出逻辑函数与输入逻辑变量之间的逻辑关系 逻辑电路的设计 也称为逻辑电路的综合 它是分析的一个相反过程 1 分析组合逻辑电路的步骤大致如下 组合逻辑电路的分析 2 举例例1 分析图示逻辑电路的逻辑功能 解 1 由逻辑图写出逻辑式 2 由逻辑式写出逻辑真值表 异或逻辑真值表 3 分析逻辑功能得出门电路 异或逻辑门 组合逻辑电路的设计 1 设计组合逻辑电路的步骤大致如下 2 举例例2 试设计一逻辑电路供三人 A B C 投票使用 每人有一电键 如果他赞成 就按电键 表示 1 如果他不赞成 就不按电键 表示 0 表决结果用指示灯来表示 如果多数赞成 则指示灯亮 F 1 反之不亮 F 0 该题共有三人参加投票 所以应该有8种组合 如下表 从表中可见 在8种组合中 F 1只有4种 a 由表中F 1列写正逻辑函数表达式 c 各种组合之间是或的逻辑关系故取以上各项乘积之和 由此写出逻辑关系式 b 对一种组合而言 输入变量是 与 逻辑关系 对应于F 1 如果输入变量为1 则用变量本身 如A 如输入变量为 0 则取其反量 如 而后取乘积项 解 1 由题意列出逻辑状态表 3 简化逻辑式 4 由逻辑式画出逻辑图 2 由逻辑状态表列写逻辑式 在逻辑电路中 与非门是最常用的基本元件 通常要求逻辑功能用与非门实现 逻辑函数的卡诺图化简法 卡诺图是由许多方格组成的阵列图 方格又称单元 单元的个数等于 n为输入变量个数 每个方格表示输入变量的一种组合状态 定义为最小项 用mj表示 m是最小项的符号 若用 1 代替原变量 用 0 代替反变量 每一种组合状态所对应的二进制数就是最小项的下标j 二变量卡诺图如下 0 1 0 1 00 m0 01 m1 10 m2 11 m3 四变量卡诺图 三变量卡诺图 1 靠近的两个最小顶m1和m3 m1和m5 相邻的概念 2 相对 任意一行或一列的两头 如m0和m2 m0和m8 3 四角相邻 m0 m2 m8 m10 三人表决真值表 1 将相邻为 1 的项圈起来 圈的项越多 消去的变量就越多 且圈的项为偶数 2 每画一个新圈 必须有一个新项 3 把每一个圈中的公因子找出来 将各个圈中的公因子相加 即为化简的逻辑函数 例 某车间有A B C D四台电机 要求 1 A机开机 2 或者其它三台电机至少有两台开机 若不满足上述要求 指示灯灭 试用与非门组成指示灯亮的逻辑电路 设开机为 1 停机为 0 灯亮为 1 灯灭为 0 列出真值表 据真值表 将输出F为 1 所对应的那些最小项填上 1 其余方格填上 0 或不填 最后画出逻辑电路图 略 8 5半加器和全加器 半加器 全加器 加法器是数字系统和计算机中最基本的运算单元 数字电路的加法器就是实现二进制的加法运算 加法器可分为 半加器 如果加运算电路仅把加数和被加数同一位的两个数相加 而不考虑从低位送来的进位数 则这种加法运算电路称为半加器 可见 半加器的功能是完成两个一位二进制数相加 二进制数只有0和1两个数 所以 相加时 应该满足状态表 可见 半加器应该有两个输入端 两个输出端 其中Ai Bi表示两个相加数 Ci表示进位 Si表示本位和 由状态表可写出本位和与进位的逻辑函数式 由逻辑函数式可画出半加器的逻辑电路 半加器逻辑符号 根据Si 1 按正逻辑写 全加器 如果加运算电路把同一位的加数和被加数以及从低位送来的进位数三者相加 则 可见 全加器有三个输入端 两个相加数Ai和Bi以及从低位送来的进位Ci 1 输出端有两个 本位和数Si和进位数Ci 列出全加器的真值表见右 这种加法运算电路称为全加器 由逻辑函数式可画出逻辑电路如图 8 6编码器 三位二进制编码器的设计 二 十进制编码器的设计 用数字或某种文字和符号来表示某一对象或信号的过程称为编码 十进制编码或某种文字和符号的编码难于用电路来实现 在数字电路中 一般用的是二进制编码 二进制只有0和1两个数码 可以把若干个0和1按一定规律编排起来组成不同的二进制代码 来表示某一对象或信号 一位二进制代码有0和1两种状态 可以表示两个信号 两位二进制代码有00 01 10 11四种组合 可以表示四个信号 n位二进制代码有2n种组合 可以表示2n个信号 这种二进制编码在电路上容易实现 讨论两种编码器 三位二进制编码器的设计 1 列编码表 三位二进制数可以表示8种信号状态 所以 可以列出其编码表 其中I0 I7为八个输入信号 Y0 Y2为输出的三位二进制代码 2 由编码表写出逻辑式 按取值为1列写 由于我们经常使用与非门 所以转换成与非逻辑关系 3 由逻辑式画出辑逻图 二 十进制编码器的设计 二 十进制编码器是将十进制的十个数码0 l 2 3 4 5 6 7 8 9编成二进制代码的电路 输入的是0 9十个数码 输出的是对应的二进制代码 这二进制代码又称二 十进制代码 简称BCD码 1 确定二进制代码的位数 因为输入为0 9十个数码 要求有十种状态 而三位二进制代码只有八种状态 组合 所以二进制代码确定为四位 2n 10 取n 4 2 列编码表 四位二进制代码共有十六种状态 其中任何十种状态都可表示0 9十个数码 方案很多 最常用的是8421编码方式 就是在四位二进制代码的十六种状态中取出前面十种状态 表示0 9十个数码 后面六种状态去掉 见下表 3 由编码表写出逻辑式 4 由逻辑式画出逻辑图 教材P298编码表输入 0 电平有效 二 十进制优先权编码真值表P299 略 8 7译码器和数字显示 二进制译码器 n线 2n线译码器 二 十进制显示译码器 讨论两种译码器 译码和编码的过程相反 编码是将某种信号或十进制的十个数码 输入 编成二进制代码 输出 译码是将二进制代码 输