西电eda实验报告

1 / 11 西电 eda 实验报告 时间： 2016-05-30 来源：唯才教育网 本文已影响 人 交通灯控制器设计报告 交通控制器 一 .选题目的 尝试用所学 EDA和 VHDL编程知识，解决生活中常见的问题。做到学而时习之。 二 .设计目标 设计一个十字路口交通控制系统，其东西，南北两个方向除了有红、黄、绿灯指示是否允许通行外，还设有时钟，以倒计时方式显示每一路允许通行的时间，绿灯，黄灯，红灯的持续时间分别是 40、 5 和 45 秒。当东西或南北两路中任一道上出现特殊 情况，例如有消防车，警车要去执行任务，此时交通控制系统应可由交警手动控制立即进入特殊运行状态，即两条道上的所有车辆皆停止通行，红灯全亮，时钟停止计时，且其数字在闪烁。当特殊运行状态结束后，管理系统恢复原来的状态，继续正常运行。 三 .实现方案 1原理框图 从题目中计数值与交通灯的亮灭的关系如图所示 1 交通灯的显示状况： 东西南北 2 / 11 图计数值与交通灯亮灭的关系 2.交通等的原理示意图如图 图交通灯的示意图 设计流程图如图： 四 .设计过程 1.总体思路 第一部分： clk时钟秒脉冲发生电路 在红绿灯交通信号系统中，大多数情况是通过自动控制的方式指挥交通的。 因此为了避免意外事件的发生，电路必须给一个稳定的时钟才能让系统正常运作。 模块说明： 系统输入信号： Clk: 由外接信号发生器提供 10hz的时钟信号；系统输出信号： clk_out：产生每秒一个脉冲的信号； 第二部分：计数秒数选择电路 计数电路最主要的功能 就是记数负责显示倒数的计数值，对下一个模块提供状态转换信号。 模块说明： 系统输入： clk_out: 接收由 clk 电路的提供的 1hz的时钟脉冲信号； 系统输出信号： countNum：倒计数值 ； 第三部分：红绿灯状态转换电路 本电路负责红绿灯的转换。 模块说明： 系统输入信号： Clock,hold,countNum; 系统输出信号： NumA,NumB: 接收计数秒数选择电3 / 11 路状态转换信号； RedA,GreenA,YellowA ，RedB,GreenB,YellowB :负责红绿灯的状态显示。 第四部分：时间显示电路 本电路负责红绿灯的计数时间的显示。 bcd_data 模块说明： 系统输入信号： clock,hold,Numin：倒计数值 秒数位变化控制信号； 系统输出信号： NumA,NumB: 负责红绿灯的显示秒数位。 2.单元电路设计 分频器的设计 分频器实现的是将高频时钟信号转换成底频的时钟信号，用于触发控制器、计数 EDA大作业及实验报告 实验一： QUARTUS 软件使用及组合电路设计仿真 实验目的： 学习 QUARTUS 软件的使用，掌握软件工程的建立， VHDL源文件的设计和波形仿真等基本内容； 实验内容： 1. 四选一多路选择器的设计 首先利用 Quartus完成 4选 1多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。 步骤： 4 / 11 建立工作库文件夹和编辑设计文件； 创建工程； 编译前设置； 全程编译； 时序仿真； 应用 RTL电路图观测器 实验程序如下： LIBRARY IEEE; USE _LOGIC_; ENTITY mux41 IS PORT; A,B,C,D:IN STD_LOGIC; Q:OUT STD_LOGIC ); END ENTITY mux41; ARCHITECTURE bhv OF mux41 IS BEGIN PROCESS BEGIN IF S10=00 THEN Q ELSIF S10=01 THEN Q ELSIF S10=10 THEN Q 波形仿真如图： 其中，分别设置 A,B,C,D四个输入都为的方波，其占空比分别为 25%， 50%， 75%， 90%以作为四种输入的区分，使能端 s10 以此输入 00， 01， 10， 11，可以观察到输出端 Q依次输出分别为 A,B,C,D。试验成功。 其 RTL电路图为： 2.七段译码器程序设计仿真 2 1 原理： 7 段数码是纯组合电路，通常的小规模专用 IC，如 74或 4000系列的器件只能作十进 制 BCD 码译码，然而数字 系统中的数据处理和运算都是 2 进制的，所以输出表达都是 16 进制的，为了满足 165 / 11 进制数的译码显示，最方便的方法就是利用 VHDL 译码程序在 FPGA或 CPLD中实现。本项实验很容易实现这一目的。例1 作为 7 段 BCD 码译码器的设计，输出信号 LED7S 的 7 位分别接如实验图 1数码管的 7个段，高位在左，低位在右。例如当 LED7S输出为 0010010 时，数码管的 7个段： g、 f、e、 d、 c、 b、 a 分别接 0、 0、 1、 0、 0、 1、 0，实验中的数码管为共阳极的，接有低电平的段发亮，于是数码管显示 5。 实验图 1 数码管及其电路 2 2 实验内容：参考后面的七段译码器程序，在QUARTUS II 上对以下程序进行编辑、编译、综 合、适配、仿真，给出其所有信号的时序仿真波形。 试验程序如下： LIBRARY IEEE ; USE _LOGIC_ ; ENTITY DecL7S IS PORT ; LED7S : OUT STD_LOGIC_VECTOR ) ;END ; ARCHITECTURE one OF DecL7S ISBEGIN PROCESSBEGIN CASE A IS WHEN 0000 = LED7S 0WHEN 0001 = LED7S 1WHEN 0010 = LED7S 2WHEN 0011 = LED7S 3WHEN 6 / 11 0100 = LED7S 4WHEN 0101 = LED7S 5WHEN 0110 = LED7S 6WHEN 0111 = LED7S 7WHEN 1000 = LED7S 8WHEN 1001 = LED7S 9WHEN 1010 = LED7S AWHEN 1011 = LED7S BWHEN 1100 = LED7S CWHEN 1101 = LED7S DWHEN 1110 = LED7S EWHEN 1111 = LED7S FWHEN OTHERS = NULL ; END CASE ;END PROCESS ;END ; 波形仿真如图： 如图，当输入端 A依次输入 0-15的四位二进制码时，输出端依次输出的数码管所对应的七位二进制数，例如，当输入 0000时，输出端输出 1000000,显示在数码段上即 0。 实验二 计数器设计与显示 实验目的： 熟悉利用 QUARTUS II中的原理图输入法设计组合电路，掌握层次化设计的方法 ; 学习计数器设计、多层次设计方法和总线数据输入方式的仿真，并进行电路板下载演示验证。 实验内容： 1.完成计数器设计 设计含有异步清零和计数使能的 4 位二进制加减可控计数器。 要求：写出设计框图、流程和方法； 利用 VHDL设计实现程序；进行波形仿真验证； 完成设计实验报告：将实验原理、设计过程、编译7 / 11 仿真波形和分析结果写进实验报告。 EDA报告 题 目 VHDL设计初步 学 院 电子工程学院 专 业 学 号 导师姓名 朱燕 目录 第一章实验部分 . 3 1 、 程 序 设计： . 3 2 、 程 序 代码 . 错误！未定义书签。 3 、 程 序 调试 .8 / 11 . 错误！未定义书签。 第二章习题部分 . 错误！未 定 义 书 签 。 习题一 . 错 误 ！ 未 定 义 书 签 。 习题二 . 错 误 ！ 未 定 义 书 签 。 习题三 . 错 误 ！ 未 定 义 书 签 。 习题四 . 错 误 ！ 未 定 义 书 签 。 习题五 . 错 误 ！ 未 定 义 书 签 。 习题六 .9 / 11 . 错 误 ！ 未 定 义 书 签 。 习题七 . 错误！未定义书签。 引言 随着大规模集成电路技术和计算机技术的不断发展 ,在涉及通信、国防、航天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中 ,EDA 技术的含量正以惊人的速度上升 ;电子类的高新技术项目的开发也逾益依赖于 EDA 技术的应用。即使是普通的电子产品的开发 ,EDA技术常常使一些原来的技术瓶颈得以轻松 突破 ,从而使产品的开发周期大为缩短、性能价格比大幅提高。不言而喻 ,EDA技术将迅速成为电子设计领域中的极其重要的组成部分。 第一章实验部分 1、程序设计流程图： 2、模块说明 第一部分：分频器 因为主板是 cyclong-EP16C6Q240C8 的主频是 4M 赫兹，如果直接当做 CLK信号，根本无法看清流水灯的变化，所以需要做分频操作。仿照数电课本的例题中的分频器。 分频器的实体： 10 / 11 entity devide is port; end devide; 我们可以从程序中看到，输入时 clk，输出是clk_out。 分频器的结构体： process；用进程语言描述 begin wait until clkevent and clk=1 ifthen count clk_out count clk_out 我们可以从程序中看到 wait until clkevent and clk=1这句是时钟来到意思 ，当 count 计数小于 3999999 时， count 自加 1，且输出为零，只有当大于 3999999 时，产生一个高电平脉冲。 接下来是对分频器的波形仿真： 从波形中我