门电路与组合逻辑电路.ppt

2 1 第五章门电路和组合逻辑电路 5 1概述 5 2半导体二极管和三级管的开关特性 5 3最简单的与 或 非门电路 5 4TTL门电路 5 5组合逻辑电路的分析方法和设计方法 5 6常用的组合逻辑电路 5 7组合逻辑电路中的竞争 冒险现象 2 2 5 1概述 用以实现基本逻辑运算或复合逻辑运算的单元电路 称为门电路 常用的门电路有 与门 或门 非门 与非门 或非门 与或非门 异或门 同或门等等 2 3 在电子电路中 用高 低电平分别表示逻辑1和0两种逻辑状态 正逻辑 高电平表示 1 低电平表示 0 负逻辑 高电平表示 0 低电平表示 1 在本书中 采用的是正逻辑 2 4 获得高低电平的基本原理 开关S打开 Vo UCC 输出高电平 开关S闭合 Vo 0 输出低电平 在电子电路中 开关S是用半导体二极管或三极管实现的 二极管或三极管的开关作用 2 5 5 2半导体二极管和三极管的开关特性 5 1 1半导体二极管的开关特性 二极管的单向导电性 即外加正向电压时二极管导通 外加反向电压时二极管截止 相当于一个受外加电压极性控制的开关 当ui UCC时 二极管截止 开关S断开 uo UCC 输出 1 2 6 5 2半导体二极管和三极管的开关特性 5 1 1半导体二极管的开关特性 二极管的单向导电性 即外加正向电压时二极管导通 外加反向电压时二极管截止 相当于一个受外加电压极性控制的开关 高 低电平有一个允许的电压范围 而不是某个特定的电压值 当ui 0时 二极管导通 开关S闭合 uo 0 输出 0 2 7 1 放大状态 发射结正偏 集电结反偏 5 2 2半导体三极管的开关特性 2 8 静态工作点Q上升 上升到Q1时 晶体管进入饱和状态 晶体管失去了电流放大作用 2 饱和状态 5 2 2半导体三极管的开关特性 2 9 2 饱和状态 集电结正向偏置 5 2 2半导体三极管的开关特性 2 10 饱和状态的特征 晶体管饱和状态的开关作用 当晶体管饱和时 UCE sat 0 发射极与集电极之间如同一个开关接通 其间电阻很小 5 2 2半导体三极管的开关特性 2 11 静态工作点Q下降 下降到Q2时 晶体管进入截止状态 3 截止状态 5 2 2半导体三极管的开关特性 2 12 晶体管截止状态的开关作用 当晶体管截止时 IC 0 发射极与集电极之间如同一个开关断开 其间电阻很大 5 2 2半导体三极管的开关特性 2 13 三极管的开关特性 5 2 2半导体三极管的开关特性 2 14 总结 数字电路就是利用晶体管的开关作用进行工作的 晶体管时而从截止跃变到饱和 时而从饱和跃变到截止 不是工作在饱和状态 就是工作在截止状态 只是在饱和和截止两种工作状态转换的瞬间才经过放大状态 5 2 2半导体三极管的开关特性 2 15 5 3最简单的与 或 非门电路 在电子电路中 逻辑门电路是由半导体二极管或三极管实现的 在逻辑门电路中 有分立元件电路 也有集成门电路 2 16 共有22个逻辑状态 5 3 1二极管与门电路 2 17 5 3 1二极管与门电路 共有22个逻辑状态 2 18 共有22个逻辑状态 5 3 2二极管或门电路 2 19 共有22个逻辑状态 5 3 2二极管或门电路 2 20 嵌位二极管 共有2个逻辑状态 5 3 3三极管非门电路 2 21 晶体管非门 嵌位二极管 共有2个逻辑状态 5 3 3三极管非门电路 2 22 与非 门 全 1 出 0 有 0 出 1 与非门电路 2 23 或非 门 全 0 出 1 有 1 出 0 或非门电路 2 24 A B 例 两输入端的与门 或门 与非门 或非门对应下列输入波形的输出波形分别如下 与门 或门 与门 全1才1 或门 有1就1 与非门 或非门 与非门 有低必高 全高才低 或非门 有高必低 全低才高 2 25 分离元件门电路缺点 1 体积大 工作不可靠 2 需要不同电源 3 各种门的输入 输出电平不匹配 2 26 5 4TTL门电路 将数字电路中的元 器件和连线制作在同一半导体芯片上 制成集成电路 与分离元件电路相比 集成电路具有体积小 可靠性高 速度快的特点 而且输入 输出电平匹配 所以早已广泛采用 根据电路内部的结构 可分为DTL TTL HTL MOS管集成门电路 2 27 从三极管输入 从三极管输出 三极管 三极管逻辑电路 TTL 电路 电路结构 5 4 1TTL反相器的电路结构和工作原理 2 28 5 4 1TTL反相器的电路结构和工作原理 2 29 5 4 1TTL反相器的电路结构和工作原理 工作原理 当VI VIL 低电平 0 时 0 2V 设PN结正向压降为0 7V 导通 VB1 0 9V 截止 截止 2 30 5 4 1TTL反相器的电路结构和工作原理 工作原理 当VI VIL 低电平 0 时 0 2V VB1 0 9V 导通 高电平 设PN结正向压降为0 7V 输出VO为高电平 1 2 31 5 4 1TTL反相器的电路结构和工作原理 工作原理 当VI VIH 高电平 1 时 3 4V 设PN结正向压降为0 7V 导通 VB1 4 1V 导通 导通 低电平 输出VO为低电平 0 2 32 5 4 1TTL反相器的电路结构和工作原理 工作原理 2 33 5 4 1TTL反相器的电路结构和工作原理 电压传输特性 2 34 TTL 与非 门电路 二极管 与 门 5 4 2其它类型的TTL门电路 2 35 1 任一输入为低电平 0 0 3V 时 不足以让T2 T5导通 发射结正向偏置 TTL 与非 门电路 2 36 1 任一输入为低电平 0 0 3V 时 uo 5 uR2 ube3 ube4 3 4V 高电平 1 TTL 与非 门电路 2 37 高电位 1 全反偏 1V 2 输入全为高电平 1 3 4V 时 TTL 与非 门电路 2 38 全反偏 1V 2 输入全为高电平 1 3 4V 时 VY 0 3V 低电平 0 高电位 1 TTL 与非 门电路 2 39 一 电压传输特性 TTL 与非 门的特性和技术参数 电压传输特性曲线是通过实验得出的 实验电路的特点 将某一输入端的电压由零逐渐增大 而将其它输入端接在电源正极保持恒定高电位 2 40 一 电压传输特性 TTL 与非 门的特性和技术参数 2 41 1 输出高电平UOH 输出低电平UOL 2 阈值电压UT 一 电压传输特性 TTL 与非 门的特性和技术参数 2 42 二 输入 输出负载特性 1 前后级之间电流的关系 TTL 与非 门的特性和技术参数 2 43 前级输出为高电平时 前级 后级 电流由前级流向后级电流IOH 拉电流 二 输入 输出负载特性 1 前后级之间电流的关系 TTL 与非 门的特性和技术参数 负载门 2 44 前级输出为低电平时 前级 后级 电流由后级流入前级电流IOL 灌电流 二 输入 输出负载特性 1 前后级之间电流的关系 TTL 与非 门的特性和技术参数 2 45 关于电流的技术参数 二 输入 输出负载特性 TTL 与非 门的特性和技术参数 2 46 2 扇出系数NO扇出系数是指一个 与非 门能带同类门的最大数目 它表示带负载的能力 对TTL 与非 门 NO 8 二 输入 输出负载特性 TTL 与非 门的特性和技术参数 2 47 3 输入端接一电阻R接地 1 0 二 输入 输出负载特性 TTL 与非 门的特性和技术参数 2 48 3 输入端接一电阻R接地 二 输入 输出负载特性 TTL 与非 门的特性和技术参数 R临界 1 45K 2 49 1 悬空的输入端相当于接高电平 2 为了防止干扰 可将悬空的输入端接高电平 说明 2 50 4 平均传输时间 平均传输时间 二 输入 输出负载特性 TTL 与非 门的特性和技术参数 2 51 三态输出 与非 门电路 特点 它的输出除出现高电平和低电平外 还可以出现高阻状态 2 52 当控制端E 1 时 电路处于工作状态 三态输出 与非 门电路 2 53 当控制端E 0 时 输出端处于开路状态 高阻态 三态输出 与非 门电路 2 54 符号 功能表 三态输出 与非 门的图形符号及功能 说明 由于电路结构不同 也有当控制端为高电平时出现高阻态 为低电平时处于工作状态 三态输出 与非 门电路 2 55 三态门主要作为TTL电路与总线间的接口电路 用途 结论 E1 E2 E3分时接入高电平 总线就会轮流接受各个三态门的输出 2 56 集电极开路 与非 门电路 OC门 2 57 OC门电路 集电极开路 与非 门电路 OC门 2 58 OC门电路 工作时 T5的集电极 输出端 外接电源U和电阻RL 作为OC门的有源负载 集电极开路 与非 门电路 OC门 2 59 OC门可以实现 线与 功能 Y Y1Y2Y3 集电极开路 与非 门电路 OC门 2 60 Y Y1Y2Y3 2 61 所以 Y Y1Y2Y3 Y Y1Y2Y3 2 62 5 5 1组合逻辑电路的分析方法 1 由给定的逻辑图写出逻辑关系表达式 分析步骤 2 用逻辑代数或卡诺图对逻辑代数进行化简 3 列出输入输出状态表并得出结论 5 5组合逻辑电路的分析方法和设计方法 2 63 例1 分析下图的逻辑功能 1 由逻辑图写出逻辑式 方法 从输入端到输出端 依次写出各个门的逻辑式 最后写出输出变量Y的逻辑式 2 64 例1 分析下图的逻辑功能 1 由逻辑图写出逻辑式 G1门 G2门 G3门 G4门 对逻辑式进行化简 2 65 例1 分析下图的逻辑功能 1 由逻辑图写出逻辑式 反演律 2 66 例1 分析下图的逻辑功能 2 由逻辑式列出逻辑状态表 1 2 67 例1 分析下图的逻辑功能 2 由逻辑式列出逻辑状态表 1 1 2 68 例1 分析下图的逻辑功能 2 由逻辑式列出逻辑状态表 1 1 其余填 0 2 69 例1 分析下图的逻辑功能 3 分析逻辑功能 1 1 结论 当输入A B不同为 1 或 0 时 输出为 1 否则 输出为 0 异或 门电路 2 70 练习 分析下图的逻辑功能 2 71 真值表 相同为 1 不同为 0 同或门 2 72 任务要求 最简单的逻辑电路 分析步骤 5 5 2组合逻辑电路的设计方法 b 定义输入和输出变量的逻辑状态 1和0 3 选择组成逻辑图的器件类型 可选用小规模集成门电路组成相应的逻辑电路 也可选用中规模集成的常用逻辑器件或可编程逻辑器件等构成相应的逻辑电路 2 根据逻辑状态表写出逻辑表达式 1 进行逻辑抽象 a 确定输入变量和输出变量 事件的原因为输入变量 事件的结果为输出变量 c 根据逻辑要求 列逻辑状态表 2 73 任务要求 最简单的逻辑电路 b 使用中规模集成的常用组合逻辑电路时 需要将逻辑函数变换为适当的形式 以便能用最少的器件和最简单的连线接成所要求的逻辑电路 分析步骤 6 工艺设计 为了把逻辑电路实现为具体的电路装置 需要作一系列的工艺设计工作 包括设计机箱 面板 电源 显示电路 控制开关等等 最后还必须完成组装和调试 5 根据化简或变换后的逻辑函数式 画出逻辑图 4 将逻辑函数化简成适当的形式 a 使用小规模集成的门电路进行设计时 需要将逻辑函数化简成最简形式 5 5 2组合逻辑电路的设计方法 2 74 例 设计三人表决电路 A B C 每人有一个按键 如果同意则按下 不同意则不按 结果用指示灯表示 多数同意时指示灯亮 否则不亮 1 首先指明逻辑符号取 0 1 的含义 三个按键A B C按下时为 1 不按时为 0 输出是Y 指示灯亮是 1 否则是 0 2 根据题意列出逻辑状态表 逻辑式 最终画出逻辑图 2 75 例 设计三人表决电路 A B C 每人有一个按键 如果同意则按下 不同意则不按 结果用指示灯表示 多数同意时指示灯亮 否则不亮 逻辑状态表 1 根据要求列出逻辑状态表 2 76 例 设计三人表决电路 A B C 每人有一个按键 如果同意则按下 不同意则不按 结果用指示灯表示 多数同意时指示灯亮 否则不亮 2 根据逻辑状态表写出逻辑表达式 逻辑状态表 2 77 例 设计三人表决电路 A B C 每人有一个按键 如果同意则按下 不同意则不按 结果用指示灯表示 多数同意时指示灯亮 否则不亮 3 将逻辑表达式化成最简式 用卡诺图化简 2 78 4 根据逻辑表达式画出逻辑图 2 79 若用与非门实现 2 80 练习 旅客列车分特快 直快和普快 并依此为优先通行次序 某站在同一时间只能有一趟列车从车站开出 即只能给出一个开车信号 试画出满足上述要求的逻辑电路 设A B C分别代表特快 直快 普快 开车信号分别为YA YB YC 2 81 答案 1 首先指明逻辑符号取 0 1 的含义 列车在为 1 不在为 0 输出是三个信号灯 YA YB YC 信号灯亮是 1 不亮是 0 2 82 2 根据题意列出逻辑状态表 答案 2 83 答案 3 根据逻辑状态表写出逻辑式 并化简 2 84 答案 4 根据最简逻辑表达式画出逻辑图 2 85 在各种数字系统中 有些逻辑电路 编码器 译码器 数据选择器 计数器 加法器等等 经常 大量出现 为了使用方便 已经把这些逻辑电路制成了中 小规模集成的标准化集成电路产品 可以直接使用 而不用重复设计这些逻辑电路 下面分别介绍它们的工作原理和使用方法 5 6常用的组合逻辑电路 2 86 在数字电路中 所谓编码 就是把若干个0和1按一定规律编排起来组成不同的代码 二进制数 来表示某一对象或信号的过程 一位二进制代码有0和1两种 可以表示两个信号 两位二进制代码有00 01 10和11四种 可以表示四种信号 以此类推 n位二进制代码就有2n个组合 可以表示2n个信号 5 6 1编码器 2 87 目前经常使用的编码器有 普通编码器和优先编码器 普通编码器中 任何时刻只允许输入一个编码信号 否则输出将发生混乱 优先编码器中 允许同时输入两个以上的编码信息 一 普通编码器 2 88 二进制编码器是将某种信号的输入编成二进制代码输出的电路 二进制普通编码器 2 89 例 将I0 I1 I2 I3 I4 I5 I6 I7八个输入信号编成对应的二进制代码输出 1 确定二进制代码的位数 因为输入有八种信号 所以用3位二进制代码输出 2n 8 n 3 这种编码器通常称为8 3线编码器 3位二进制普通编码器 2 90 2 列编码表 编码表是把待编码的八个信号与对应的二进制代码列成表格 这种对应关系是人为设定的 不唯一 因为普通编码要求每次只能输入一个编码信号 故状态表中只能出现这些输入变量的取值组合 其他的取值组合是不可能出现的 即它们对应的最小项为无关项 这组输入变量为约束变量 2 91 3 由编码表写出逻辑表达式 利用无关项化简 2 92 4 由逻辑式画出逻辑图 用与或门实现 2 93 4 由逻辑式画出逻辑图 用与非门实现 2 94 4 由逻辑式画出逻辑图 用与非门实现 注意 普通编码在任意时刻只允许一个信号输入 I1 1 其余为0时 输出 001 I4 1 其余为0时 输出 011 I1 I7全为0时 I0 输出 000 2 95 二 十进制编码器是将十进制的十个数码0 1 2 3 4 5 6 7 8 9编成二进制代码的电路 输入的是0 9十个数码 输出的是对应的二进制代码 BCD码 二 十进制普通编码器 2 96 1 确定二进制代码的位数 因为输入有十个代码 所以应用4位二进制代码输出 2n 10 n 4 这种编码器通常称为10 4线编码器 2 97 2 列编码表 四位二进制代码共有十六种状态组合 其中任何十种状态都可表示0 9十个数 最常用的是8421编码方式 在四位二进制代码的十六种状态中取出前面的十种状态 表示0 9十个数码 2 98 3 由编码表写出逻辑式 2 99 4 由逻辑式画出逻辑图 2 100 举例 分析如下组合逻辑电路的功能 8421编码器 A B C D Y 2 101 举例 分析如下组合逻辑电路的功能 2 102 举例 分析如下组合逻辑电路的功能 奇数校验器 2 103 优先编码器中 允许同时输入两个以上的编码信息 不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队 当几个输入信号同时出现时 只对其中优先权最高的一个进行编码 下面对74LS148系列集成优先二进制编码器的工作原理进行介绍 二 优先编码器 2 104 74LS148优先编码器 有9个输入和5个输出 且均以低电平作为有效信号 2 105 74LS148优先编码器 基本电路 2 106 8线 3线74LS148优先编码器逻辑图 74LS148优先编码器 控制电路 控制编码器的工作状态 扩展编码功能 2 107 74LS148功能表 2 108 74LS148功能表 2 109 74LS148功能表 2 110 例 用两片74LS148接成16线 4线优先编码器 将A0 A1516个低电平输入信号编为4位二进制代码 其中A15的优先权最高 A0的优先权最低 2 111 74LS148 2 的输出 74LS148 1 的输出 2 112 用两片74LS148接成的16线 4线二进制优先编码器逻辑图 2 113 5 6 2译码器 译码和编码的过程相反 编码是指将某种信号或十进制数 输入 编成二进制代码 输出 译码是将二进制代码 输入 按其编码时的原意译成对应的信号或十进制数码 输出 2 114 一 二进制译码器 二进制译码器的输入是一组二进制代码 输出是一组与输入代码一一对应的高 低电平信号 2 115 74LS1383线 8线译码器 74LS138是用TTL与非门组成的3线 8线译码器 其逻辑电路图见教材P146图3 3 8 2 116 74LS1383线 8线译码器功能表 2 117 74LS1383线 8线译码器功能表 2 118 二 二 十进制译码器 二 十进制译码器的逻辑功能是将输入BCD码的10个代码译成高 低电平输出信号 自学 2 119 译码显示系统 二 十进制数码 显示译码器 数码显示器 三 显示译码器 2 120 数码显示器结构 字形重叠式 分段式 点矩阵式 辉光数码管 荧光数码管 半导体显示器 七段显示器 液晶显示器 数码显示器 2 121 常用的 七段显示器 用七个发光字段来构成0 9十个数字 每个发光字段是一个发光二极管 PN结 磷砷化镓 GaAsP 2 122 七段显示器 显示数字情况 a b c d f g 0 9abcdefg 10110000 21101101 e 01111110 31111001 40110011 91111011 81111111 2 123 74LS48 BCD 七段译码器 驱动器 管脚图 2 124 00010110000 00101101101 00001111110 74LS48功能表 2 125 74LS48与七段显示器的连接 共阴极 译码显示系统 2 126 1 共阴极七段显示器工作示意图 2 127 四 用译码器设计组合逻辑电路 例 试用3线 8线译码器74LS148设计一个多输出的组合逻辑电路 输出的逻辑函数式为 2 128 分析 2 129 解 将给出的逻辑函数表达式写成最小项之和的形式 2 130 解 画出逻辑电路图 2 131 5 6 3数据选择器 作用 从一组 几路 数据中选择一路信号输出 数据选择器又称多路开关 选择端 输入数据 输出数据 功能示意图 地址代码端 2 132 2 133 一 数据选择器的工作原理 下面以双4选1数据选择器74LS153为例 说明数据选择器的工作原理 2 134 74LS153的逻辑图 1 74LS153有两个完全相同的4选1数据选择器 2 两个数据选择器有公共的地址输入端 而数据输入端和输出端各自独立 3 给定不同的地址代码 A0A1的状态组合 即可从4个数据中选出所要的一个 送到输出端Y S1和S2是附加控制端 用于控制电路的工作状态和扩展功能 2 135 输出的逻辑表达式 74LS153的逻辑图 2 136 74LS153的功能图 输出的逻辑表达式 禁止状态 单个4选1数据选择器的功能图 2 137 74LS153管脚图 2 138 例题 试用双4选1数据选择器74LS153组成一个8选1的数据选择器 分析 如果用两个4选1数据选择器 可以有8个数据输入端 输入端够用 为了能指定8个输入数据中的任何一个 必须用3位输入地址代码 23 8种组合 而4选1数据选择器的输入地址代码只有两位 第三位地址输入端只能借用控制端 2 139 试用双4选1数据选择器74LS153组成一个8选1的数据选择器 例题 2 140 二 用数据选择器设计组合逻辑电路 分析 具有两位地址输入A1 A0的4选1数据选择器在S 1时 输出与输入的逻辑关系 若A1 A0将作为两个输入变量 同时令D0 D3为第三个输入变量的适当状态 包括原变量 反变量 1和0 就可以在数据选择器的输出端产生任何形式的三变量组合逻辑电路 2 141 例题 试用4选1数据选择器实现如下要求的三变量组合逻辑电路 解 将上式化为与4选1数据选择器的输出逻辑函数完全符合的形式 将该结果与4选1数据选择器的输出逻辑函数对照 得出 2 142 根据得出的关系式 连接电路图即可得出所需要的组合逻辑电路 2 143 5 6 4加法器 两个二进制数之间的算术运算无论是加 减 乘 除 目前在数字计算机中都是化成若干步加法运算进行 因此 加法器是构成算术运算器的基本单元 二进制加法器可以用门电路组成的组合逻辑电路来实现 2 144 注意 二进制的加法运算同逻辑加法运算的含义不同 前者是数的运算 而后者是逻辑运算 二进制加法 1 1 10 逻辑加法 1 1 1 2 145 二进制加法运算的基本规则 1 逢二进一 2 最低位是两个数最低位的相加 不需考虑进位 3 其余各位都是三个数相加 包括加数 被加数和低位送来的进位 4 任何位相加都产生两个结果 本位和 向高位的进位 2 146 举例 A 1011 B 1001 计算A B 0 1 0 1 1 0 0 1 1 2 147 所谓 半加 就是只求本位的和 暂不管低位送来的进位数 一 1位加法器 1 半加器 2 148 用组合逻辑电路实现 半加 1 列出逻辑状态表 2 由逻辑状态表写出逻辑表达式 一 1位加法器 1 半加器 2 149 3 由逻辑表达式画出逻辑电路图 多用 与非 门实现 2 150 A B同为 1 或 0 时 S 0 否则 S 1 异或 门 3 由逻辑表达式画出逻辑电路图 多用 与非 门实现 2 151 进位输出 3 由逻辑表达式画出逻辑电路图 多用 与非 门实现 2 152 当多位数相加时 半加器可用于最低位求和 并给出进位数 第二位以上的相加则会有两个待加数Ai和Bi 还有一个来自前面低位送来的进位数Ci 1 这三个数相加 得出本位和数 全加和数 Si和进位数Ci 这种相加就叫 全加 2 全加器 全加 半加 2 153 Ai Bi 加数 Ci 1 低位的进位 Si 本位和 Ci 进位 2 全加器 2 154 分析 Ai Bi Ci 1 Ai Bi Ci 1 结论 全加器可用两个半加器和一个 或 门组成 半加 半加 2 全加器 2 155 分析 Ai Bi Ci 1 Ai Bi Ci 1 结论 全加器可用两个半加器和一个 或 门组成 半加 半加 2 全加器 2 156 分析 Ai Bi Ci 1 Ai Bi Ci 1 半加 半加 2 全加器 2 157 二 多位加法器 两个多位数相加时 每一位都是带进位相加的 因而必须用全加器 只要依次将低位全加器的进位输出端CO接到高位全加器的进位输入端CI 就可以构成多位加法器了 2 158 例 用4个全加器组成一个逻辑电路来实现两个四位数的二进制的加法运算 1101 2 1011 2 计算结果 1101 1011 11000 二 多位加法器 2 159 说明 这种全加器的任意一位的加法运算 都必须等到低位加法完成送来进位时才能进行 这种进位方式称为串行进位 把这种结构的电路称为串行进位加法器 串行加法器的缺点是运算速度慢 但电路比较简单 因此在对运算速度要求不高的设备中仍比较多用 二 多位加法器 2 160 5 6 5数值比较器 1 仅比较两个数是否相等 2 除比较两个数是否相等外 还要比较两个数的大小 第一类问题较简单 主要讨论第二类比较器 数码比较器类型 两类 在数字系统中 经常要求比较两个数字的大小 为完成这一功能所设计的各种逻辑电路统称为数值比较器 2 161 1 先从高位比起 高位大的 数值一定大 2 若高位相等 则需再比较低位数 最终结果由低位的比较结果决定 3 比较结果应有三个标志 比较大小的规则 三条 2 162 数码比较器 E equal A B S small A B L large A B 数码比较器示意图 2 163 一 一位数码比较器 设计 1 列出真值表 00 1 11 1 01 1 10 1 2 164 2 由表写逻辑式 同或运算 一 一位数码比较器 2 165 3 画出逻辑图 逻辑符号 2 166 二 多位数码比较器 四位数码比较器 2 167 推理 得 A B A B A B 四位数码比较器逻辑式 2 168 a3 b3 100 a3 b3a2 b2a1 b1a0 b0010 a3 b3a2 b2a1 b1a0 b0001 a3 b3a2 b2a1 b1a0 b0100 a3 b3a2 b2a1 b1 001 a3 b3a2 b2a1 b1 100 a3 b3a2 b2 001 a3 b3a2 b2 100 a3 b3 001 四位数码比较器的真值表 2 169 四位数码比较器74LS85 向高位输出 2 170 例1 七位二进制数码比较器 采用两片74LS85 必接好