数字电路抢答器设计_第1页
数字电路抢答器设计_第2页
数字电路抢答器设计_第3页
数字电路抢答器设计_第4页
数字电路抢答器设计_第5页
已阅读5页,还剩11页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

精品文档 1欢迎下载 西安邮电学院 数字电路课程设计报告书 数字抢答器 精品文档 2欢迎下载 数字电路课程设计数字电路课程设计 抢答器的设计抢答器的设计 一一 实验目的实验目的 四路数字抢答器的设计 二二 实验要求实验要求 1 要求至少控制四人抢答 允许抢答时间为 10 秒 输入抢答型 号是在 抢答开始 命令后的规定时间内 显示抢先抢答者 的组号 亮绿灯并锁存组号 2 在 抢答开始 命令前抢答者 显示违规抢答者的组号 亮 红灯 并锁存组号 3 在 抢答开始 命令发出后 超过规定的时间无人抢答 显 示无用字符 数码管的倒计时显示为 0 主持人开关灯灭 4 4 选做功能 要求不仅要显示组号 还要显示抢答的次序 三三 实验框图及总体设计实验框图及总体设计 如图所示为总体方框图 其工作原理为 接通电源后 主持人 开关开始时接地处于禁止状态 编号显示器灭灯 开关灯灭 定时 器显示设定时间 主持人将开关置 开始 端 宣布 开始 开关灯 亮 抢答器工作 同时定时器倒计时 选手犯规提前抢答时 抢答 器完成 编号锁存 编号显示以及对应红灯亮 选手在定时时间内 抢答时 抢答器完成 优先判断 编号锁存 编号显示 当一轮抢 答之后 定时器停止 禁止二次抢答 定时器显示剩余时间 如果 精品文档 3欢迎下载 再次抢答必须由主持人再次将开关接地并重新复位 四四 主要单元电路设计主要单元电路设计 1 输入控制电路 此电路要求能够区分抢答者是否违规 若输入的抢答信号是 在 抢答开始 命令下达之前发出 则该抢答者犯规 输入控制电 路应发出 抢答无效 信号 并配合抢先信号锁定电路使抢答者所 在组对应的指示灯亮 若抢答信号是在 抢答开始 命令下达之后 发出 则抢答有效 经过分析 我认为主持人控制可以用控制电源 开关来实现 判断抢答信号是否有效可以用抢先信号锁定电路配合 基本的与非门和发光二极管来实现 精品文档 4欢迎下载 2 555 脉冲电路 由 555 定时器构成的多谐振荡器 使其产生需 要的方波作为触发器和计数器的 CP 脉冲 电路如下图所示 UDD 接 5V 电源 C 为 4 7Uf Rp 为 150K R 为 4 7K 第 3 管脚为 CP 脉冲的输出端 3 用一片 74LS161 74LS04 译码器 74LS48 做成 把 161 做成模 十计数器 开始时置数端为 0110 161 的输出端各接一个非门 就 做成了倒计时计数器 再经过 48 译码 数码管显示 9 当从 0110 一直循环到 1111 完成一次循环后 当它再变成 0000 时 非门输 出的结果是 1111 这时 4 个信号接入一个与非门出来接到 161 的 端 完成保持功能 主持人开关直接接到 161 的端 而 161 T CTLD 的端接的是 74ls148 的端 161 非完的输出信号接入 74ls48 P CT ex Y 并接数码显示管 当有人在规定时间内抢答时 变 0 161 输出 P CT 保持 数码显示管锁定时间 当有人提前抢答时 因为这时端为LD 0 所以 161 输出处于锁定状态 对计时没有影响 当 10 秒后无人 抢答时 端为 0 161 又处于锁定状态 时间不变 四与非门的 T CT 精品文档 5欢迎下载 输出信号是和前面说过的的非相与接入抢答电路部分的 74ls48 ex Y 的端 10 秒后无人抢答时 抢答电路的 74ls48 停止工作 数RBO 码显示管显示 0 直到主持人重新开始重置和开始 74LS16174LS161 功能真值表 功能真值表 计数器输入译码器输入数码管的示数 011010019 011110008 100001117 100101106 101001015 101101004 110000113 110100102 111000011 111100000 主持人打开开关后 开始计数 通过一个 74LS04 实现时钟倒计 功能 计数器的时钟脉冲由秒脉冲电路提供 电路图如下所示 精品文档 6欢迎下载 4 时序控制电路 由 74LS148 编码器 74LS75D 触发器 74LS48 译 码器和数码管组成 时序控制电路是抢答器设计的关键 它要完成以下三项功能 时序控制电路是抢答器设计的关键 它要完成以下三项功能 主持人将控制开关打开后 抢答电路和定时电路进人正常抢答工 作状态 当参赛选手按动抢答键时 抢答电路和定时电路停止工作 当设定的抢答时间到 无人抢答时 同时抢答电路和定时电路停 止工作 且数码管计时为零 且主持人开关灯灭 精品文档 7欢迎下载 五 总体电路图 精品文档 8欢迎下载 六 电路仿真图 D0 3 Q0 14 D1 4 Q1 13 D2 5 Q2 12 D3 6 Q3 11 RCO 15 ENP 7 ENT 10 CLK 2 LOAD 9 MR 1 U1 74LS161 R 4 DC 7 Q 3 GND 1 VCC 8 TR 2 TH 6 CV 5 U2 555 A 7 QA 13 B 1 QB 12 C 2 QC 11 D 6 QD 10 BI RBO 4 QE 9 RBI 5 QF 15 LT 3 QG 14 U3 74LS48 0 10 1 11 2 12 3 13 4 1 5 2 6 3 7 4 EI 5 EO 15 A0 9 A1 7 A2 6 GS 14 U4 74LS148 A 7 QA 13 B 1 QB 12 C 2 QC 11 D 6 QD 10 BI RBO 4 QE 9 RBI 5 QF 15 LT 3 QG 14 U5 74LS48 1 2 3 U6 A 74LS08 12 U7 A 74LS04 D0 2 Q0 16 Q0 1 D1 3 Q1 15 Q1 14 D2 6 Q2 10 Q2 11 D3 7 Q3 9 Q3 8 E0 1 13 E2 3 4 U8 74LS75 1 2 4 5 6 U9 A 74LS20 1 2 3 U10 A 74LS32 34 U7 B 74LS04 56 U7 C 74LS04 1312 U7 D 74LS04 D1 LED YELLOW D2 LED GREEN D3 LED RED 1110 U7 E 74LS04 98 U7 F 74LS04 SW5 SW SPDT SW6 SW SPDT SW7 SW SPDT SW8 SW SPDT SW1 SW SPDT 9 10 12 13 8 U9 B 74LS20 12 U11 A 74LS04 34 U11 B 74LS04 4 5 6 U6 B 74LS08 9 10 8 U6 C 74LS08 12 13 11 U6 D 74LS08 R1 4 7K R2 150K C1 4u7 C2 100n 精品文档 9欢迎下载 七 电路组装 调试过程中发生的问题及解决方法 电路组装 调试过程中发生的问题及解决方法 1 实验前应先设计电路图 包括各部分的电路图和总体电路图 并 反复检查 反复分析实现的可能性 预计实验中可能出现的问题即 可能的解决方法 最好在实际连电路前仿真 2 理论指导实践 但是 理论中有不少纯理想化的成分 在实验中 应考虑实践中各部分合理论的差距 差别 在实际中 电阻 电容 的真实值不会那样准确 各器件的输入端在理论中悬空是表示接高 电平 但是实际的逻辑器件如果输入端本该接高电平而没接 可能 会导致元件的工作不稳定 3 在实际联电路时 会出现接触不好等情况 这是由于面包板的质 量和连线时线头裸露部分没有完好的接触面包板的铜片造成的 这 时只能用万用表测量各个接头的电压来判断是否是接触不好 4 应该注意发光二极管应接上行或下行电阻来保护他的电压不致过 大而损坏二极管 数码管也要通过电阻接地 防止将数码管烧坏 5 应注意每个元器件的工作原理和工作功能 以及中规模逻辑器件 的管脚图 以免因此而造成不必要的过失 6 连接电路时 先连接脉冲发生电路 并检测其是否正常工 555 脉 冲输出电路不能输出脉冲时 检查的方法是看电容和电阻接触是否 好 7 7475 不能锁定 检查 ENABLE 端的电压是低电平不 逐级排查直 到找出问题所在 8 连电路时 有的芯片可能是坏的 有的面包板也可能有问题 这 精品文档 10欢迎下载 要用万用表进行检测其连通性 八八 小结小结 通过两周的实习 基本上达到了实验的目的 对数字电路基本 知识更加熟悉 培养了独立分析问题和解决问题的能力 对各个元 器件也有了更深入的了解 刚开始设计电路时觉得一点头绪也没有 只是觉得很难 不过在老师的指导下 我通过查资料 请教同学 在第一周内完成了电路的设计 并进行了仿真 第二周连接电路 这也不是一件容易的事 我连的电路问题很多 有的是因为线接触 不好 有的是因为自己太粗心线连错了 反正经过我的努力和向老 师同学请教 问题都被解决了 看着自己努力连接成功的电路 觉 得好高兴 不过也正是这次实验让我明白了理论与实践之间的差异 我设计的电路在电路仿真中完全正确 可是当我接好电路后 它却 和我预期的相差很多 这也使得我的动手能力得到了提高 在设计 电路时 设计的电路应尽可能的简单 然后用万用表检查面包板及 各芯片是否正常 不正常就赶快换 接电路的时候 按模块接 先 逐块连好 同时逐块检查是否正常 一块连好后再连下一块 连线 时布局是很重要的 芯片的位置也很有讲究 连线时应尽量把所有 芯片的位置分开 便于布线 不然的话 芯片之间的距离太窄 容 易造成别的线无法过去 连线时应尽量让所有的线都贴着面包板 不要让线交叉 这样当发现线路有问题时就比较好改 这次课程设计对于我来说收获很大 留给我印象最深的是要设 精品文档 11欢迎下载 计一个成功的电路 必须要有耐心 要有坚持的毅力 在整个电路 的设计过程中 花费时间最多的是各个单元电路的连接及电路的细 节设计上 我是一个只注重理论不注重实践的人 通过本次实验 我认识 到了实践的重要 也提高了我的实际动手能力 我们要学会把理论 联系实际 而这次课程设计就是一个很好的机会 不仅能提高我们 的理论知识 而且也培养了我们的实际动手能力 尽管在中间遇到 很多问题 但是经过自己的思考和同学的帮助 使得这次实验能顺 利完成 而且在讨论中我们也学到了很多知识 而且也对也前的知 识做了一个很好的回顾 在这次实验中 我体会到在进行一个综合性的硬件设计时 要 全面考虑问题 比如想用其他信号来控制一个信号 就要考虑到和 这个信号直接或间接关系的信号 必须是最重要相关的信号 然后 用真值表来解决他们的关系 通过门电路来实现 下来就是在实际 动手连接电路时的问题 由于种种客观方面的原因 导致理想和现 实相差太远 输入电路不可以悬空 悬空并不是高电平 芯片上有 接电源和接地的悬空是高电平 但这个高电平并不是 有时候它不 是怎么高 这样地话 就会对后面地时序电路产生影响 在通过这两个礼拜地设计实习 让我真正理解了书本上知识 也让我知道我们课本上的知识在实际中怎么应用 理论联系实践 相互关系 通过此次设计 我对理论知识的学习有了很大的兴趣 现在我可以主动的去学习 我明白自己该学习那个方面 重点是什 精品文档 12欢迎下载 么 我也掌握的了在理论中遇到问题 应该怎样去解决 在实际中 遇到迷团应该怎样去检查调试 最后 我非常感谢每天一直在实验室指到我们的老师 因为是 他们使我在这次设计中受益非浅 参考文献 参考文献 王毓银主编 数字电路逻辑设计 第三版 高等教育出版社 鬲淑芳主编 数字电子技术基础 陕西师范大学出版社 精品文档 13欢迎下载 西安邮电学院西安邮电学院 电信电信 系系 数字电路课程设计数字电路课程设计 过程考核表过程考核表 学生姓名学生姓名韩昊澎班级班级 学号学号科技 0701 15 承担任务实验室 单位 承担任务实验室 单位 电子技术教研室所在部门所在部门电信系 实施时间实施时间20092009 年年 1212 月月 1313 日日 20092009 年年 1212 月月 2626 日日 第一周第一周 周一 听老师讲授数字电路的设计方法及需要注意的问题 周二 选定题目 并设计电路 完成电路设计 周三 电路仿真 周四 领取元器件 开始组装电路 周五 组装电路 第二周第二周 周一 组装电路 周二 老师验收电路 周三 写实验报告 周四 写实验报告 周五 实验总结 具体内容具体内容 指导教师 师傅 姓名指导教师 师傅 姓名唐小华唐小华职务或职称职务或职称讲师讲师 学习态度学习态度 认真认真 一般一般 不认真不认真 学习纪律学习纪律 全勤全勤 偶尔缺勤偶尔缺勤 经常缺勤经常缺勤 指导教师 师傅 指导教师 师傅 对学生的评价对学生的评价 实践能力实践能力 很强很强 一般一般 较差较差 指导教师 师傅 对学指导教师 师傅 对学 生专业知识或社会实践生专业知识或社会实践 能力等情况的意见能力等情况的意见 指导教师 师傅 签字指导教师 师傅 签字 精品文档 14欢迎下载 年年 月月 日日 西安邮电学院西安邮电学院 电信电信 系系 数字电路课程设计数字电路课程设计 成绩鉴定表成绩鉴定表 学生姓名韩昊澎班级 学号科技 0701 15 进行时间2009 年 12 月 13 日 2009 年 12 月 26 日 与教学任务计

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论