【精品】数字逻辑复习材料(电信)

精品精品 数字逻辑复习材料数字逻辑复习材料 电信电信 第一章绪论知识点1编码 无权代码 有权代码知识点2数制 进制 变换知识点3定点数 浮点数知识点4模拟信号 数字信号 模拟电 路 数字电路 一 选择题 1 以下代码中为无权码的为 CD A 8421BCD码B 5421BCD码C 余三码D 格雷码 2 一位十六进制数可以用 C 位二进制数来表示 A B C D 163 十进制数25用8421BCD码表示为 B A 10101B 00100101C 100101D 101014 在一个8位的存储单元中 能够存储的最大无符号整数是 CD A 256 10B 127 10C FF 16D 255 105 常用的BCD码有 CD A 奇偶校验码B 格雷码C 8421码D 余三码 6 与模拟电路相比 数字电路主要的优点有 BCD A 容易设计B 通用性强C 保密性好D 抗干扰能力强 二 填空题 1 数字信号的特点是在幅度上和时间上都是离散 其高电平和低电 平常用1和0来表示 2 分析数字电路的主要工具是逻辑代数 数字电路又称作逻辑电路 3 常用的BCD码有8421BCD码 2421BCD码 5421BCD码 余三码等 常用的可靠性代码有格雷码 奇偶校验码等 4 10110010 1011 2 262 54 8 B2 B 165 35 4 8 11101 1 2 29 5 10 1D 8 16 0010100 0101 8 421BCD 6 39 75 10 100111 11 2 47 6 8 27 C 167 5E C 16 1011110 11 2 136 6 8 94 75 10 10010100 01110101 8421BCD 8 01111000 8421BCD 1001110 2 116 8 78 10 4E 16第二章逻辑代数基础知识点1逻辑函数 逻辑函数的 六种表示方式知识点2基本的逻辑运算 与 或 非 与非 或非 与或非 异或 逻辑运算规则知识点3三个定理代入定理 反演定 理 对偶定理知识点4逻辑函数两种标准形式 逻辑函数的变换 与 非 与非 或非 或非 与或非式 知识点5逻辑函数的公式法化简 卡若图表示和卡诺图法化简 具有无关项的卡诺图化简 一 选择题 1 当逻辑函数有n个变量时 共有 D 个变量取值组合 n C nA n B 22D 2n 2 逻辑函数的表示方法中具有唯一性的是 AD A 真值表B 表达式C 逻辑图D 卡诺图DACDEBDABF AC 3 A DAB B DBA C DBDA D DBDA 4 求一个逻辑函数F的对偶式 可将F中的 ACD A 换成 换成 B 原变量换成反变量 反 变量换成原变量C 变量不变D 常数中 0 换成 1 1 换成 0 E 常数不变 5 在何种输入情况下 与非 运算的结果是逻辑0 D A 全部输入是0B 任一输入是0C 仅一输入是0D 全部输入 是 16 在何种输入情况下 或非 运算的结果是逻辑0 BCD A 全部输入是0B 全部输入是1C 任一输入为0 其他输入 为1D 任一输入为1 二 填空题 1 逻辑代数又称为布尔代数 最基本的逻辑关系有与 或 非三种 常用的几种导出的逻辑运算为或非 与非 与或非 同或 异或 2 逻辑函数的常用表示方法有逻辑表达 真值表 逻辑图 3 逻辑代数的三个重要规则是代入规则 对偶规则 反演规则 4 逻辑函数DCBAF 的反函数 F DCAB 5 逻辑函数F A B C 1的对偶函数是FD A BC 0 BC 6 添加项公式CAABCAAB 的对偶式为 CABACBCABA 7 逻辑函数 ABBABAABF0 8 已知函数的对偶式为 BCDCABFD 则它的原函数为 B CBDCAF 第三章逻辑门电路知识点1半导体元器件的开关特性知识点2OC门 O D门 三态门知识点3TTL数字集成电路的各种系列及其特性知识点4C MOS数字集成电路的各种系列及其特性知识点5TTL电路与CMOS电路的 连接 一 选择题 1 三态门输出高阻状态时 ABD 是正确的说法 A 用电压表测量指针不动B 相当于悬空C 电压不高不低D 测量 电阻指针不动 2 以下电路中常用于总线应用的有 A A TSL门B OC门C 漏极开路门D CMOS与非门 3 三极管作为开关使用时 要提高开关速度 可 ACD A 降低饱和深度B 增加饱和深度C 采用有源泄放回路D 采用抗 饱和三极管 4 CMOS数字集成电路与TTL数字集成电路相比突出的优点是 ACD A 微功耗B 高速度C 高抗干扰能力D 电源范围宽 5 与CT4000系列相对应的国际通用标准型号为 B A CT74S肖特基系列B CT74LS低功耗肖特基系列C CT74L低功耗系 列D CT74H高速系列 二 填空题 1 集电极开路门的英文缩写为OC门 工作时必须外加电源和负载 2 OC门称为集电极开路门门 多个OC门输出端并联到一起可实现线 与功能 3 国产TTL电路CT4000相当于国际SN54 74LS系列 其中LS表示低功 耗肖特基 第四章组合逻辑电路知识点1小规模组合逻辑电路的分析与设计方法 知识点2常用的中规模集成器件及其主要的集成电路芯片型号编码器 译码器 数据选择器知识点3用中规模集成器件实现组合逻辑电路 的设计 编码器 译码器 数据选择器 知识点4CMOS数字集成电路 的各种系列及其特性知识点5竞争冒险的概念 判断方法 消除方法 一 选择题 1 下列表达式中不存在竞争冒险的有 CD A ABBF B ABCBF C ABABCF D ADBAF 2 若在编码器中有50个编码对象 则要求输出二进制代码位数为 B 位 A 5B 6C 10D 503 一个16选1的数据选择器 其地址输入 选择控制输入 端有 C 个 A 1B 2C 4D 164 下列各函数等式中无冒险现象的函数式有 D AACCBF AACCBF BABCAF A B C 1B B C 0C A 1 C 0D A 0 B 0A BBC B BC ABBC E CAA F C C FBA ABBCA CACAFB B C D AB AB 5 函数 当变量的取值为 ACD 时 将出现冒险现象 6 四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的 逻辑表达式为Y A A 3012 0110 10 0 1XAAXAAXAAXAA B 0 0 1XAA C 10 1XAA D 301XAA 7 一个8选一数据选择器的数据输入端有 E 个 A 1B 2C 3D 4E 88 在下列逻辑电路中 不是组合逻辑电路的有 D A 译码器B 编码器C 全加器D 寄存器 9 八路数据分配器 其地址输入端有 C 个 A 1B 2C 3D 4E 810 组合逻辑电路消除竞争冒险的方法有 AB A 修改逻辑设计B 在输出端接入滤波电容C 后级加缓冲电路D 屏蔽输入信号的尖峰干扰 11 用3线 8线译码器74LS138实现原码输出的8路数据分配器 应 ABC A AST 1 BST D CST 0B AST 1 BST D CST D C AST 1 BST 0 CST D D AST D BST 0 CST 012 以下电路中 加以适当辅助门电路 AB 适于实现单输出组 合逻辑电路 A 二进制译码器B 数据选择器C 数值比较器D 七段显示译码器 13 用四选一数据选择器实现函数0 101AAAAF 应使 A A D0 D2 0 D1 D3 1B D0 D2 1 D1 D3 0C D0 D1 0 D2 D3 1D D0 D1 1 D2 D3 014 用3线 8译码器74LS138和辅助门电路实现逻辑函数 1 22AAAF 应 AB A 用与非门 7 6 5 4 1 0YYYYYYF B 用与门 3 2YYF C 用或门 3 2YYF D 用或门 7 6 5 4 1 0YYYYYYF 二 填空题 1 消除竟争冒险的方法有修改逻辑设计 增加多余项 接入滤波 电容 加选通脉冲等 第五章集成触发器知识点1基本RS触发器知识点2时序逻辑电路的电 路图 状态表 状态方程 状态转移图 次态卡诺图表示方法知识 点3同步RS 同步D 同步JK 同步T触发器的电路原理 特征方程 状态转移表知识点4不同触发器之间的相互转换知识点5主从RS触发 器 主从JK触发器的特点 特征方程 状态转移表知识点6维持 阻塞D触发器 边沿JK触发器的特点 特征方程 状态转移表 一 选择题 1 N个触发器可以构成能寄存 B 位二进制数码的寄存器 A N 1B N C N 1D 2N 2 在下列触发器中 有约束条件的是 C A 主从JK触发器B 主从D触发器C 同步RS触发器D 边沿D触发器 3 一个触发器可记录一位二进制代码 它有 C 个稳态 A 0B 1C 2D 3E 44 存储8位二进制信息要 D 个触发器 A 2B 3C 4D 85 对于T触发器 若现态Qn 0 欲使次态Qn 1 1 应使输入T BD A 0B 1C Q D Q 6 对于T触发器 若现态Qn 1 欲使次态Qn 1 1 应使输入T AD A 0B 1C Q D Q 7 对于D触发器 欲使Qn 1 Qn 应使输入D C A 0B 1C Q D Q 8 对于JK触发器 若J K 则可完成 C 触发器的逻辑功能 A RS B D C T D 9 欲使JK触发器按Qn 1 Qn工作 可使JK触发器的输入端 ABDE T A J K 0B J Q K Q C J Q K Q D J Q K 0E J 0 K Q 10 欲使JK触发器按Qn 1 nQ 工作 可使JK触发器的输入端 ACDE A J K 1B J Q K Q C J Q K Q D J Q K 1E J 1 K Q 11 欲使JK触发器按Qn 1 0工作 可使JK触发器的输入端 BCD A J K 1B J Q K Q C J Q K 1D J 0 K 1E J K 112 欲使JK触发器按Qn 1 1工作 可使JK触发器的输入端 BCE A J K 1B J 1 K 0C J K Q D J K 0E J Q K 013 欲使D触发器按Qn 1 nQ 工作 应使输入D D A 0B 1C Q D Q 14 下列触发器中 克服了空翻现象的有 ABD A 边沿D触发器B 主从RS触发器C 同步RS触发器D 主从JK触发器 15 下列触发器中 没有约束条件的是 D A 基本RS触发器B 主从RS触发器C 同步RS触发器D 边沿D触发器 16 描述触发器的逻辑功能的方法有 ABCD A 状态转换真值表B 特性方程C 状态转换图D 状态转换卡诺图 17 为实现将JK触发器转换为D触发器 应使 A D B K D J D C J K D D J K 18 边沿式D触发器是一种 C 稳态电路 A 无B 单C 双D 多 三 填空题A J D K D 1 触发器有2个稳态 存储8位二进制信息要8个触发器 2 一个基本RS触发器在正常工作时 它的约束条件是0且 R 0的信 号 R S 1 则它不允许输入 S 3 触发器有两个互补的输出端Q Q 定义触发器的1状态为Q 1 Q 0 0状态为Q 0 1 可见触发器的状态指的是Q端的状态 4 一个同步正常工作时 不允许输入R S 1的信号 因此它的约束 条件是R S 0 5 在一个CLK脉冲作用下 引起触发器两次或多次翻转的现象称为 触发器的空翻 触发方式为主从式或边沿式的触发器不会出现这种 现象 第六章时序逻辑电路知识点1同步时序逻辑电路 异步时序逻辑电路 的分析 驱动方程 时钟方程 输出函数 状态方程 状态转移表 状态转移 知识点2同步时序逻辑电路 原始状态转移表 状态转 移图 状态化简 状态方程 简单的异步时序逻辑电路 时钟方 程的选择 状态表化简 状态方程 的设计 特别注意加 减 可逆计数器的设计方法 知识点3寄存器和移位寄存器 常用的计数器 任意进制计数器的构 成方法知识点4顺序脉冲信号 序列脉冲信号的产生方法 一 选择题 1 同步计数器和异步计数器比较 同步计数器的显著优点是 A A 工作速度高B 触发器利用率高C 电路简单D 不受时钟CLK控制 2 把一个五进制计数器与一个四进制计数器串联可得到 D 进制 计数器 A 4B 5C 9D 203 下列逻辑电路中为时序逻辑电路的是 C A 变量译码器B 加法器C 数码寄存器D 数据选择器 4 N个触发器可以构成最大计数长度 进制数 为 D 的计数器 A N B 2N C N2D 2N 5 N个触发器可以构成能寄存 B 位二进制数码的寄存器 A N 1B N C N 1D 2N 6 五个D触发器构成环形计数器 其计数长度为 A A 5B 10C 25D 327 同步时序电路和异步时序电路比较 其差异在于后者 B A 没有触发器B 没有统一的时钟脉冲控制C 没有稳定状态D 输 出只与内部状态有关 8 欲设计0 1 2 3 4 5 6 7这几个数的计数器 如果设计合 理 采用同步二进制计数器 最少应使用 B 级触发器 A 2B 3C 4D 89 用二进制异步计数器从0做加法 计到十进制数178 则最少需 要 D 个触发器 A 2B 6C 7D 8E 1010 若用JK触发器来实现特性方程为ABQAQnn 1 则JK端的方 程为 AB A J AB K BA B J AB K AB C J BA K AB D J AB K AB 11 若要设计一个脉冲序列为1101001110的序列脉冲发生器 应选 用 C 个触发器 A 2B 3C 4D 10 二 填空题 1 寄存器按照功能不同可分为两类移位寄存器和数码寄存器 2 数字电路按照是否有记忆功能通常可分为两类组合逻辑电路 时 序逻辑电路 3 由四位移位寄存器构成的顺序脉冲发生器可产生4个顺序脉冲 4 时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序 电路和异步时序电路 第七章半导体存储器知识点1ROM RAM的结构 组成 工作原理知识 点2ROM和RAM存储容量的扩展 位扩展法 字扩展法 知识点3用ROM 实现组合逻辑电路的设计 一 选择题 1 一个容量为1K 8的存储器有 BD 个存储单元 A 8B 8K C 8000D 81922 要构成容量为4K 8的RAM 需要 D 片容量为256 4的RAM A 2B 4C 8D 323 寻址容量为16K 8的RAM需要 C 根地址线 A 4B 8C 14D 16E 16K 4 若RAM的地址码有8位 行 列地址译码器的输入端都为4个 则 它们的输出线 即字线加位线 共有 C 条 A 8B 16C 32D 2565 某存储器具有8根地址线和8根双向数据线 则该存储器的容 量为 C A 8 3B 8K 8C 256 8D 256 2566 随机存取存储器具有 A 功能 A 读 写B 无读 写C 只读D 只写 7 欲将容量为128 1的RAM扩展为1024 8 则需要控制各片选端的 辅助译码器的输出端数为 D A 1B 2C 3D 88 欲将容量为256 1的RAM扩展为1024 8 则需要控制各片选端 的辅助译码器的输入端数为 B A 4B 2C 3D 89 只读存储器ROM在运行时具有 A 功能 A 读 无写B 无读 写C 读 写D 无读 无写 10 只读存储器ROM中的内容 当电源断掉后又接通 存储器中的内 容 D A 全部改变B 全部为0C 不可预料D 保持不变 11 随机存取存储器RAM中的内容 当电源断掉后又接通 存储器中 的内容 C A 全部改变B 全部为1C 不确定D 保持不变 12 用若干RAM实现位扩展时 其方法是将 ACD 相应地并联在一 起 A 地址线B 数据线C 片选信号线D 读 写线 13 PROM的与陈列 地址译码器 是 B A 全译码可编程阵列B 全译码不可编程阵列C 非全译码可编程阵 列D 非全译码不可编程阵列 二 填空题 1 存储器的存储容量和存取时间是反映