基于FPGA的DDS信号发生器设计说明书

I基于 FPGA 的 DDS 信号发生器设计摘 要信号源作为一种基本电子设备，广泛应用于航空航天测控、通信系统、电子对抗、电子测量、科研等各个领域中。直接数字频率合成技术（DDS）作为一种新的频率合成技术， 在数字通信系统中被广泛采用，具有较高的频率分辨率，可以实现频率快速切换，并且在频率改变时能保持相位的连续，很容易实现频率、相位和幅度的数字调制。可编程逻辑器件具有器件规模大、工作速度快及可编程的硬件特点，非常适合用来实现DDS。本文介绍DDS的基本原理，在理解DDS原理的基础上，利用现代DSP技术设计基本方法，采用Altera公司的FPGA 开发工具DSP Builder对基本DDS建模并进行算法仿真，用ModelSim进行功能仿真及Quartus II作时序仿真，设计频率、相位及幅度均可数控调制的DDS信号，并由该DDS模块实现数字移相信号发生器。在硬件实现中，选取Altera公司的FPGA 芯片EP1C3T144C8作为核心器件，配以必要的外围控制电路和数模转换电路，来实现基本DDS信号和数字移相信号。基于FPGA芯片的相移合成信号源的设计与实现，该信号源的主要功能是实现输出信号相位的移动。并采用直接数字频率合成技术来完成该信号源设计的整体思路。关键词 现场可编程门阵列，直接数字合成器，信号源，DDS信号，数字移相信号 IIABSTRACTAs basic electronic equipment, signal source is widely used in the domains of measurement and control of aeronautics and astronautics, communication system, electronic countermeasure, electronic measurement and scientific research etc.Direct Digital Frequency Synthesis (DDS) adopts a new technique of frequency synthesis, which is widely applied in digital communication system, which has high frequency resolution which may realize the frequency fast cut, maintain the phase continual and be very easily to realize digital modulation of frequency, phase and amplitude. The programmable logical device has big scale, quick working speed and is programmable which is extremely suitably used to realize DDS.This thesis introduced DDSs principle, used the basic method of modern DSP technique design based on understanding the basic theory of DDS. The basic DDS is designed and arithmetic simulated based on DSP Builder of FPGA of Corporation Altera. It is functionality simulated with ModelSim and time-series simulated with QuartusII. Design DDS signal generator whose frequency, phase and amplitude may digital control modulation, and the Digital Phase Shift Signal Generator (DPSSG) is implemented using the DDS module.In implement hardware part, the EP1C3T144C8 of Corporation Altera is chosen as the main chip. Distributing necessary the realization of peripheral circuits and the DAC circuits, it is will implement the basic DDS signal and the DPSSG.The design and realization of signal source with phase shift and synthesizing based on FPGA. The main function of the signal source is to realize the phase shift of output waveform. And thesis gives the whole scheme of completing the design of the signal source by using DDS. Keywords Field Programmable Gate Array, Direct Digital Frequency Synthesis, signal source, DDS signal, Digital Phase Shift Generator1目 录摘 要 .IABSTRACT.II1 绪论 .11.1 信号源概述 .11.2 本文研究意义及主要内容 .21.3 论文内容工作安排 .32 直接数字频率合成的基本理论 .42.1 频率合成技术综述 .42.2 直接数字频率的原理及特点 .53 EDA 技术与 FPGA 基础 .123.1 EDA 技术 .123.2 FPGA 结构与设计 .133.3 常用 EDA 工具 .154 现代 DSP 技术基础 .184.1 DSP 概述 .184.2 DSP 实现方案及设计流程 .195 数字移相信号发生器的实现 .235.1 DDS 建模设计与仿真分析 .235.2 数字移相信号发生器的研究意义及现状 .255.3 移相技术的分析与实现 .265.4 数字移相信号发生器建模设计与仿真结果分析 .262.2.1 DDS 的结构原理 .52.2.2 DDS 特点 .82.2.3 DDS 的杂散分析和抑制方法 .83.2.1 基本结构 .133.2.2 基于 EDA 工具的设计流程 .133.3.1 各类 EDA 工具 .153.3.2 Quartus II 软件简介 .154.2.1 基于 FPGA 的 DSP 设计流程 .194.2.2 DSP Builder 及其设计流程 .2026 硬件实现 .306.1 FPGA 芯片在系统中的应用 .306.2 系统硬件结构图 .306.3 选用的 FPGA 芯片简介 .316.4 硬件电路 .327 结论 .35参考文献 .36附录 A：SOPC/DSP/EDA 实验开发系统主板图 .37致谢 .3811 绪论1.1 信号源概述从宏观上测量仪器可分为两大类，即激励和检测。其中各类信号源属于激励仪器一类。信号源能够产生不同频率、不同幅度的规则或不规则波形的信号，广泛应用于电子测量、电力工程、工业控制、故障诊断和教学科研等多方面，是电子工程师们进行研究开发和生产产品过程中的必备仪器之一。信号源从用途上可分为通用信号源和专用信号源两大类。专用信号源仅适用于某些特殊测量需要，如电视信号源、编码脉冲信号源。通用信号源包括：正弦信号源，脉冲信号源，函数信号源，高频信号源，噪声信号源。信号源常有三方面的用途：(1)激励源，作为某些电器设备的激励信号，如激励扬声器发出声音。(2)信号仿真，当要研究一个电气设备在某种实际环境下所受的影响时，需要施加具有与实际环境相同特性的信号，加高频干扰信号，这时就需要对干扰信号进行仿真。(3)校准源，用于对一般信号源进行校准或比对，有时称为标准源。上世纪四十年代，惠普为海军研究试验室开发了第一台信号发生器，从而使得人们便可以使用可控的信号发生器对设备进行比较全面和准确地测量，信号发生器也在测试测量方面发挥出日益重要的作用。电子技术和计算机技术的发展推动着信号源的不断发展，信号源经历了从模拟式信号源到数字式信号源的发展过程。上世纪七十年代以前，信号源的设计采用的是模拟电子技术，产生正弦波、方波和三角波等几种简单的波形，较大的缺点，使得输出波形的幅度稳定性较差。电路结构复杂，仅能产生由于模拟电路存在漂移较大的缺点，使得输出波形的幅度稳定性较差。同时模拟电路存在着尺寸大，成本高和功耗大等缺点，而且要产生复杂的波形信号时电路会更复杂。七十年代以后，数字电路在信号源的设计中得到广泛的应用，信号源采用的是数字电子技术。随着微处理器的出现，信号源也开始从完全地由分立元器件搭建发展为以微处理器为核心的集成系统。信号源产生的波形种类也丰富起来，频带大大增加，通用性也得到了提高。伴随着信号源的发展，作为其重要功能之一的移相技术也得到了改进和发展，所谓移相是指两路同频的信号，以其中一路为参考，另一路相对于该参考信号作超前或滞后的移动，即称为是相位的移动。两路信号的相位不同，便存在相位差，即相差。若将一个信号周期看作是360，则相差的范围就在0360 。要实现移相，通常有两个实现途径：一是直接对模拟信号进行移相，如 RC移相、LC 移相、变压器移相等，采用这种方式的移相技术有许多不足之处，如：2输出波形受输入波形的影响，移相操作不方便，移相角度随所接负载和时间等因素的影响而产生漂移等。另一个是随着电子技术和计算机技术的发展而兴起的数字移相技术，是目前移相技术的潮流，数字移相技术的核心是，先将模拟信号或移相角数字化，形成一张数据表，将数据地址的偏移量映射为信号间的相位值，通过 D/A 转换芯片连续循环地读出该数据表的数据并还原成模拟信号。本文所采用的直接数字频率合成技术(DDS-Direct Digital frequency Synthesis)中移相的实现正是属于数字移相技术。1.2 本文研究意义及主要内容信号源是许多电子设备特别是测试设备必备的一部分，通过线缆用以输入基准信号给被测设备，来分析研究被测设备的性能状况。它广泛应用于航空航天测控、通信系统、电子对抗、电子测量、科研等各个领域中。目前市场上低频信号源大都采用正弦信号源，价格较便宜，但是波形单一且功能较少，有时不能满足实际需要，而产生波形丰富，功能较多的信号源价格则较昂贵。大多数情况下，都是以牺牲价格为代价来满足实际需要。因此，为了满足实际研制工作的需要，研制一种低成本，但功能上，性能指标上都能达到实际要求的信号源产品是很有意义的。在测量与仪器仪表领域，经常需要数字移相信号发生器，即存在相位差的两路同频信号，它目前已经广泛用于船舶、航空、检测等各行各业。通常采用移相网络来实现，如阻容移相、变压器移相等，采用这些方法输出波形受输入波形影响大，移相操作不方便，移相角度受信号频率和所接负载等因素影响。目前，对于信号源的设计大多都是采用数字技术，而其中，直接数字频率合成技术便是其中新兴的频率合成技术。它具有频率分辨率高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成等优点，在信号源的研究设计中正在发挥着日益重要的作用，而本课题所设计的相移合成信号源的各项功能均可通过该技术得到实现。本信号源的主要功能在于相位差的实现，并在此基础上完成指定信号的合成输出，且其输出频率属于低频段，幅度可调。FPGA是20世纪90年代发展起来的大规模可编程逻辑器件，随着EDA 技术和微电子技术的进步，FPGA 的时钟延迟可达到纳秒级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景，并且FPGA具有高集成度、高可靠性，几乎可将整个设计系统下载于同一芯片中，实现片上系统（SOC） 。本文的主要研究内容是在理解DDS原理及了解DDS应用的基础上，利用现代DSP技术设计基本方法，采用基于FPGA和DDS技术，利用DSP Builder设计基本DDS信号和数字移相信号发生器，并用ModelSim进行功能仿真和 QuartusII作时序3仿真，以验证设计的正确性和可行性。输出两路频率相同、相位差精确可调的正弦信号，并且频率及相位能够快速切换。采用直接数字频率合成技术设计数字移相信号发生器，能得到频率及相位精确可调的信号且实现方便，并能实现幅度的可调。避免用VHDL语言设计数字移相信号的复杂性，且比传统用单片机实现数字移相信号发生器更简单和快捷。1.3 论文内容工作安排本文对数字移相信号发生器的设计和实现，从理论分析到实际软硬件设计都进行了详细地阐述。各章内容安排如下：第 一 章 阐述了信号源的发展概况，介绍了本课题所研究意义及主要内容。第 二 章 详细介绍了直接数字频率合成技术的工作原理，并对DDS的杂散进行了详细讨论，同时给出了抑制杂散信号的方法。第 三 章 介绍了EDA 技术的发展，详细介绍了 FPGA的结构和设计，同时对设计过程中涉及到的常用设计工具和QuartusII 作了介绍。第 四 章 介绍了 现代DSP技术、 DSP实现方案及设计流程和DSP Builder及其设计流程。第 五 章 详细给出了本设计的核心功能模块DDS建模设计与仿真分析，并对数字移相信号发生器建模设计与仿真结果分析。第 六 章 详细给出了相移合成信号源的硬件实现部分，系统硬件结构图，并对所选FPGA芯片的结构和资源配置。第 七 章 对全文所作的工作进行了总结。42 直接数字频率合成的基本理论2.1 频率合成技术综述频率合成器是电子系统的心脏是决定电子系统性能的关键设备，它是指以一个或多个参考频率源为基准，在某一频段内，综合产生并输出多个工作频率点的过程。基于此原理制成的频率源称为频率合成器，简称频综。频率合成技术是现代通讯电子系统实现高性能指标的关键技术之一，它在无线电技术的各个领域中都得到了广泛的应用，例如在通信、雷达、导航、干扰抗干扰、卫星通信、遥测遥控、广播电视及现代测量仪器仪表中都有应用。频率合成技术起源于上世纪三十年代，早期的频率合成器由一组晶体组成的晶体振荡器，要输出多少个频率点，就需要多少个晶体。频率的切换由人工来完成，频率的准确度和稳定度主要由晶体来决定，很少与电路有关。后来，这种合成的方法被非相干合成的方法所代替。非相干合成法虽然也使用了晶体，但它的工作方式是用少量的晶体产生许多频率，与早期的合成方法相比，成本降低了，而稳定性提高了。随后，科学家们又提出了相干合成法，它与非相干合成法主要的区别就是在频率合成的过程中只使用了一个频率源，这样就进一步降低了研制成本，提高了输出频率的稳定度和准确度。最早的相干合成法是由Finden首先提出的直接频率合成 (Direct Frequency Synthesis)，它利用混频器、倍频器、分频器和带通滤波器由参考频率源经加、减、乘、除等数学运算直接组合出所需要的频率，从而实现频率合成。不过，直接合成也可以用多个基准源，通过上述方式得到所需的频率。直接频率合成能实现快速频率变换，几乎任意高的频率分辨力和低相位噪声，使之在频率合成领域占中有重要地位，但因直接式频率合成器杂散多，体积大，研究复杂，成本及功耗也令人不可接受，故该方案己基本被淘汰。在直接频率合成之后出现了用模拟或数字锁相环路的间接频率合成，间接频率合成包括模拟间接频率合成(注入锁相、模拟环路锁相、取样锁相)，锁频环频率合成，数字锁相频率合成。这种方法主要是将相位反馈原理和锁相技术应用于频率合成过程中。它的最常用的合成方法是锁相环PLL(Phase-Locked Loop)频率合成，被称为第二代频率合成技术。现在最常用的是数模混合的锁相环，即数字鉴相器、分频器、环路滤波器和压控振荡器的组成方式。因具有相噪低、杂散抑制好、输出频率高、价格便宜等优点至今仍在频率合成领域中占有重要地位。目前己有许多性价比较高的单片PLL频率合成器面市，典型的有 ADI公司的ADF4000系列、 Motorola公司的MC145191、National Semiconductor公司的5LMX2325、LMX2332、LMX2335等，这些都极大地推动了基于锁相环的频率合成技术的应用。随着数字信号理论和超大规模集成电路VLSI的发展，在频率合成领域诞生了一种革命性的技术，那就是七十年代出现的直接数字频率合成DDS(Direct Digital frequency Synthesis)，它的出现标志着频率合成技术迈进了第三代。1971年3月，J.Tierney和C.M.Tader等人首先提出了DDS的概念：利用数字方式累加相位，再以相位之和作为地址来查询正弦函数表得到正弦波幅度的离散数字序列，最后经D/A变换得到模拟正弦波输出。DDS由于具有极高的频率分辨率，极快的变频速度，变频相位连续，相噪较低，易于功能扩展和全数字化便于集成等优点，因此在短短的二十多年里得到了飞速的发展和广泛的应用。2.2 直接数字频率的原理及特点DDS(Direct Digital frequency Synthesis)即直接数字频率合成器，是一种新型的频率合成技术，具有较高的频率分辨率，快速的频率切换，稳定性好，可灵活产生多种信号的优点。因此，在现代电子系统及设备的频率源设计中，尤其在通信领域，直接数字频率合成器的应用越来越广泛。在数字化的调制解调模块中。DDS取代了VCO(模拟的压控振荡器)，被大量应用。这种合成技术是一种利用数字技术来控制信号的相位增量的技术，它采用插值取样的方式，将要合成的正弦波波形用若干个采样点的取值来代替，然后依次等时间间隔输出这些取值，每个采样点的值由预先存储的数字值经D/A转换后得到。2.2.1 DDS 的结构原理对于正弦信号发生器，它的输出可以用下式来描述： 式(2.1)2sin(itfAtSouout 其中 是指该信号发生器的输出信号波形， 指输出信号对应的频率。上outS t式的表述对于时间 t 是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理。用基准时钟 进行抽样，令正弦信号的相位：clkf式(2.2)tfou2在一个 周期 内，相位的变化量为：clkfclkT式(2.3) clkoutclkoutfTf其中 指基准时钟频率，对于 ，可以理解成“满” 相位。为了 对进行数clkf 2字量化，把切割成 2N 份，由此，每个 周期的相位增量可用量化值来表述为clkf6式(2.4)NB2且 为整数。与式(2.3) 式联立，可得：B式(2.5)clkoutNf2 clkoutNf2信号发生器的输出可描述为： 式(2.6) BAfBAAS KKNkOUT 11sin12sin)sin(其中， 指前一个 clock 周期的相位值，同样可以得出：1k式(2.7)由NK211上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值；而用于累加的相位增量量化值 决定了信号的输出频率B，并呈现简单的线性关系。直接数字合成器 DDS 就是根据上述原理而设计的outf数字控制频率合成器。图 2.1 所示是一个基本的 DDS 结构，主要由相位累加器、相位调制器、正弦ROM 查找表和 D/A 构成。图中的相位累加器、相位调制器、正弦 ROM 查找表是 DDS 结构中的数字部分，由于具有数控频率合成的功能，又合称为NCO(Numerically Controlled Oscillators)。频 率控 制 字相 位控 制 字同 步寄 存 器相 位 累 加 器寄 存 器相 位 调 制 器正 弦R O M查 找 表同 步寄 存 器D / A信 号输 出图 2.1基本 DDS 结构相位累加器是整个 DDS 的核心，在这里完成上文原理推导中的相位累加功能。相位累加器的输入是相位增量 ，又由于与输出频率 是简单的线性关系：Boutf7式(2.8)clkoutNfB/2故相位累加器的输入又可称为频率字输入，事实上，当系统基准时钟 是clkf时， 就等于 。频率字输入在图 2.1 中还经过了一组同步寄存器，使得当2NBoutf频率字改变时不会干扰相位累加器的正常工作。相位调制器接收相位累加器的相位输出，在这里加上一个相位偏移值，主要用于信号的相位调制，如 PSK(相移键控)等。在不使用时可以去掉该部分，或者加一个固定的相位字输入。相位字输入也需要用同步寄存器保持同步。需要注意的是，相位字输入的数据宽度 M 与频率字输入 N 往往是不相等的，MA )，剩下的低B=N-A 位就舍弃了，从而产生了相位截断误差，表现在频谱上就是杂散分量。相位截断并不是在每个输出频点上都产生杂散，它的大小及分布取决于三个因素：累加器位数N、寻址位数 A和频率控制字 。K幅度量化误差，就是由于ROM存储能力有限，即字长有限，而引起的舍位误差，也可以认为是由于D/A转换器的分辨率有限引起的误差。幅度量化误差在DDS输出谱上表现为背景噪声，其幅度远小于相位截断和D/A转换器非线性引起的杂散信号幅度，所以对ROM舍位的频谱分析又称为DDS的背景杂散分析。当幅度量化误差的能量一定时，提高取样频率，会使噪声能量在更宽的频率范围内分布，从而改善量化误差特性。D/A转换器的非理想特性是指由于实际DDS存在的非线性化及毛刺而引起的转换误差。D/A 转换器的非线性分为差分非线性DNL(Differential Nonlinearity)和积分非线性INL( Integral Nonlinearity )。由于DNL和INL的存在，使得查ROM表所得的幅度序列从D/A转换器的输入到输出要经过一个非线性的过程。 D/A 转换器的非线性实际上已经成为DDS杂散的主要来源。D/A转换器的毛刺是DDS设计的关键指标，它表示DDS两个输出电平之间的暂态响应的大小，通常以暂态响应区域所决定的面积来表征。这种暂态响应一般与数据位之间的时滞(time skew)及器件内部逻辑电路的传输延迟不等有关，这样就会引起D/A 转换器的输出出现短暂的中间态，并可能在输出谱中增加不必要的能量成分。到目前为止，对D/A 转换器的转换误差的认识尚处于定性阶段，还未找到一个可以描述D/A 转换器动态响应的数学模型，因此还不能精确描述D/A转换器的产生的杂散频谱特性。2. DDS的杂散抑制方法由以上分析可见，杂散信号对DDS的频谱有非常严重的影响，对于如何抑制杂散已成为DDS 设计中必须考虑的一个关键问题。从产生杂散的主要来源出发，己经有许多经典的抑制方法。(1) 压缩ROM容量，增大有效寻址位数。对于幅度量化误差，可以考虑减少舍位来改善杂散的影响，而减少舍位则意味着增大ROM容量，在设法增大ROM绝对容量的同时，还可通过压缩存储数据来等效地增大ROM数据寻址位。在早期，一种简单有效的方法是利用一些波形信号的对称性，如正弦波、三角波等来压缩有效数据。以正弦波为例，它可以仅存储0， 象限的幅码，利2/10用对称性恢复其它象限的幅值，这样可以得到4:1的数据压缩比。从相位累加器输出的最高位决定SIN 值的符号 (称为符号位)，次高位决定寻址指针是递增还是递减(称为象限位) 。对1/4周期数据进行进一步的压缩最早是利用三角函数的恒等变换，将一个大容量的ROM分成几个小容量的ROM并配合运算电路来实现对要求正弦数值的近似。这些运算方法中最早的有正弦相差算法，它用一个函数来代替 存储在ROM表中，然后利用一个近似的恒等xxf)2/sin()2/sin(x式来计算恢复数值，这种方法可以达到一个比较高的压缩比。但是在存储二进制文件时的计算比较复杂，恢复时的运算电路也比较复杂，在硬件实现中比较困难。基于在信号对称的基础上进一步压缩ROM容量的思想，还有多种ROM压缩方法，比较成熟的有Sunderland提出的粗、细ROM结构的三角近似法，Nicholas等人对这种方法进行了改进，采用计算机近似法来代替三角近似法，这是一种基于数字优化的方法，可根据实际参数优化计算出粗细ROM的容量及数据位数，来达到进一步缩小ROM和提高数据压缩比的目的。此外还有Bellaouar提出的基于泰勒级数的线性插值法，Mohamed等人对此方法进行改进，进一步提高了ROM表的压缩率。随着ROM 表压缩率的增加，系统的硬件设计复杂度也随之增加，因此，在设计DDS时，必须尽量压缩ROM表，同时又不能使硬件的设计复杂度过大，在满足设计性能指标的前提下，达到二者间良好的折中。(2) 频率控制字与 互质。若设法使频率控制字 K和 互质，则能使杂散得B2B2到近4dB 的改善。实际上，只要强制K为奇数，即能保证其与 互质。这种思路在电路中很容易实现，只需要在相位累加器的进位端加一个D 触发器，使它给能够进位端提供一个0、1交替的进位。这4dB的杂散改善是Nicholas对DDS 杂散进行深入理论分析的直接结果。(3) 采用抖动注入技术。由于ROM查询表法的信号输出有周期性，其杂散也是有周期性的，因此设法破坏杂散的周期性及其与信号的相关性，成为减少DDS杂散的主要方法。抖动技术的应用有多种方式，可以对输入的频率控制字K加抖，可以对ROM寻址的地址加抖，即相位抖动注入技术或加扰码技术，还可以对DJA转换前的幅度进行加抖，即幅度抖动注入技术，这项技术使杂散得到改善，其代价是增加了噪声基底。这些抖动技术在DDS中的应用如图 2.2所示。频 率 抖 动 源 相 位 抖 动 源 幅 度 抖 动 源频 率 锁 存 相 位 累 加 器 ROM正 弦 表 DAC+ + + 输 出K11图 2.2 DDS 的抖动注入技术从一些文献的研究来看，这些抖动技术对杂散的抑制作用还是非常明显的。非减性相位抖动可以使正常情况下每个ROM寻址位从6dB的杂散改善提高到每位12dB，其代价是增加了噪声基底。非减性幅度加抖改善杂散的同时，也会抬高噪声基底，减小动态范围，但这种代价相对于杂散改善带来的整体谱质提高是完全值得的。(4) 采用延时叠加法。图 2.3 给出了延时叠加法的实现方案，该方案与传统DDS 的不同之处是本方案使用两片 DAC，其中一片延时 ，两片 DAC 的输出t叠加后经过低通滤波输出合成信号。经过分析，对于任意杂散，通过调整 ，可以在该杂散频率处的信噪比提t高量为无穷大，即通过调整延时量可以完全消除该杂散的干扰，但由于受到器件性能的限制，信噪比的提高量受到限制，同时如果只提高某一杂散频率处的信噪比，可能会降低其它杂散处的信噪比，故在调整 时，应根据滤波器的滤波性t能，使那些滤波器不能滤除的、对输出信号影响比较大的杂散频率处的信噪比提高最大，通过这种技术可以使信噪比提高10dB。图2.3 延时叠加法实现方案通过以上介绍可以看出，人们对由相位截断和数据量化引入的杂散噪声已有深入的认识，并相应地找到了诸多有效的杂散抑制方法。这样，D/A 转换器的性能就成了制约DDS输出信号频谱质量的决定因素。近年来，集成电路专家对 DDS制造工艺和电路结构不断努力改进，很好地提高了输出信号的频谱质量，其中的混合封装技术便得到了广泛应用。这项技术是对ROM正弦表数据有关电路的实现和高速优质的DAC电路的实现采用不同的电路工艺，充分实现各自的优化设计，最后将两者连接混合封装在一起得到整体性能更佳的DDS产品。然而，工艺的完善并不能彻底解决DAC的瞬间毛刺和非线性这些固有的缺陷，为此Kushner等人提出了一种平衡DAC DDS结构以及合成DDS结构，这两种DDS结构采用不同的技术，都对DDS 输出信号由DAC带来的杂散有不同程度的改善，这为提高 DDS性能提供了另一种思路。123 EDA 技术与 FPGA 基础3.1 EDA 技术现代电子技术的核心是EDA(Electronic Design Automation电子设计自动化)技术。 EDA技术就是依赖功能强大的计算机，在EDA 工具软件平台上，对以硬件描述语言HDL(Hardware Description Language)为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线)，以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术使得设计者的工作仅限于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。EDA技术在硬件实现方面融合了大规模集成电路制造技术，IC版图设计技术、ASIC测试和封装技术、FPGA/CPLD编程下载技术、自动测试技术等；在计算机辅助工程方面融合了计算机辅助设计(CAD)，计算机辅助制造(CAM)、计算机辅助测试(CAT) 、计算机辅助工程(CAE) 技术以及多种计算机语言的设计概念：而在现代电子学方面则容纳了更多的内容，如电子线路设计理论、数字信号处理技术、数字系统建模和优化技术及长线技术理论等等。因此EDA技术为现代电子理论和设计的表达与实现提供了可能性。当然，这里的所谓EDA主要是指数字系统的自动化设计，因为这一领域的软硬件方面的技术已比较成熟，应用的普及程度也比较高。而模拟电子系统的EDA正在进入实用，其初期的EDA 工具不一定需要硬件描述语言。此外，从应用的广度和深度来说，由于电子信息领域的全面数字化，基于EDA 的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。EDA技术的发展历程同大规模集成电路设计技术、计算机辅助工程、可编程逻辑器件，以及电子设计技术和工艺的发展是同步的。20世纪80年代，集成电路设计进入了CMOS( 互补场效应管 )时代，复杂可编程逻辑器件已进入商用阶段，而在80年代末，出现了FPGA(Field Programmable Gate Array现场可编程门阵列)和CPLD(Complex Programmable Logic Device复杂可编程逻辑器件)，其特点是直接面向用户，具有极大的灵活性和通用性，使用方便，硬件测试和实现快捷，开发效率高，电子系统设计工程师可以在实验室中设计出专用的IC, 实现系统的集成，从而大大缩短了产品上市时间，降低了开发成本。进入20世纪90年代，集成电路设计工艺步入了超深亚微米阶段，百万门以上的大规模可编程逻辑器件陆续面世，促进了EDA 技术的形成。更为重要的是各EDA公司致力于推出兼容各种硬件实现方案和支持标准硬件描述语言的EDA工具软件的研究，这些都有效地将EDA 技术推向成熟。133.2 FPGA 结构与设计随着微电子技术的飞速发展，可编程逻辑器件的发展取得了长足的进步，CPLD ( Complex Programmable Logic Device)和FPGA (Field Programmable Gate Array)成为目前在电子系统设计中应用最广泛的可编程逻辑器件。它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。同门阵列等其它ASIC(Application Specific Integrated Circuit)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产之中。本文的设计中用到了Altera公司的FPGA芯片，因此以下将主要介绍FPGA的结构、原理及设计。3.2.1 基本结构简化的FPGA的结构由4部分组成：输入/ 输出模块、二维逻辑阵列模块、连线资源和内嵌存储器模块。输入/输出模块是芯片与外界的接口，完成不同电气特性下的输入输出功能要求；二维逻辑阵列模块是可编程逻辑的主体，可以根据设计灵活地改变连接与配置，以完成不同的逻辑功能，FPGA的二维逻辑阵列模块是基于可编程的查找表(Look Up Table, LUT)结构的， LUT是可编程的最小逻辑构成单元；连线资源连接所有的二维阵列模块和输入输出模块线长度和工艺决定着信号在连线上驱动能力和传输速度：内嵌存储器结构可以在芯片内部存储数据。FPGA作为新一代的可编程逻辑器件，由于其基本原理的特殊性，除了具有一般可编程逻辑器件的特点之外，在电子系统设计中还具有一些自己的特点：(1) 编程方式简便灵活。对于基于SRAM LUT结构的 FPGA器件由于SRAM的掉电易失性，其编程采用ICR (In-Circuit Reconfigurability)方式即在线可重配置方式。对于ICR方式的实现有多种选择，在调试时可使用PC机并行口实现，在实际应用中可使用专用配置器件或者微处理器等来实现ICR。(2) 开发工具和设计语言标准化，开发周期短。由于EDA开发工具的通用性、设计语言的标准化以及设计过程几乎与所用的FPGA器件的硬件结构没有关系，所以从而使得片上系统的产品设计效率大幅度提高，开发周期大大缩短。(3) 功能强大，应用广阔。目前，FPGA 可供选择范围很大，可根据不同的应用选用不同容量的芯片。利用它们可实现几乎任何形式的数字电路或数字系统的设计。3.2.2 基于 EDA 工具的设计流程图3.1基于EDA工具的FPGA 开发流程框图，对于目前流行的 EDA工具软件，图3.1的设计流程具有一般性，以下将依次介绍各部分的功能。14设计输入是设计者将所要设计的电路以开发软件要求的某种形式表达出来，并输入到相应软件中的过程。设计输入有多种表达方式，最常用的是图形输入中的原理图输入图3.1 基于EDA 的FPGA 设计流程方式和HDL 文本输入方式两种。原理图输入方式的特点是适合描述连接关系和接口关系，而描述逻辑功能则比较繁琐；而用HDL文本来描述设计，其逻辑描述能力强，但描述接口和连接关系则不如图形方式直观。目前有些 EDA输入工具可以把图形的直观与HDL的优势结合起来。但总体上看，纯粹的HDL 文本输入设计仍然是最基本、最有效和最通用的输入方法。综合(Synthesis)指的是将行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配而成的过程。整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电