《半导体集成电路》考试题目及参考答案

精品文档 1欢迎下载 第一部分第一部分 考试试题考试试题 第第 0 0 章章 绪论绪论 1 1 什么叫半导体集成电路 什么叫半导体集成电路 2 2 按照半导体集成电路的集成度来分 分为哪些类型 请同时写出它们对应的英文缩写 按照半导体集成电路的集成度来分 分为哪些类型 请同时写出它们对应的英文缩写 3 3 按照器件类型分 半导体集成电路分为哪几类 按照器件类型分 半导体集成电路分为哪几类 4 4 按电路功能或信号类型分 半导体集成电路分为哪几类按电路功能或信号类型分 半导体集成电路分为哪几类 5 5 什么是特征尺寸 它对集成电路工艺有何影响什么是特征尺寸 它对集成电路工艺有何影响 6 6 名词解释 集成度 名词解释 集成度 waferwafer sizesize diedie sizesize 摩尔定律 摩尔定律 第第 1 1 章章 集成电路的基本制造工艺集成电路的基本制造工艺 1 四层三结的结构的双极型晶体管中隐埋层的作用 2 在制作晶体管的时候 衬底材料电阻率的选取对器件有何影响 3 简单叙述一下 pn 结隔离的 NPN 晶体管的光刻步骤 4 4 简述硅栅简述硅栅 p p 阱阱 CMOSCMOS 的光刻步骤 的光刻步骤 5 5 以以 p p 阱阱 CMOSCMOS 工艺为基础的工艺为基础的 BiCMOSBiCMOS 的有哪些不足 的有哪些不足 6 6 以以 N N 阱阱 CMOSCMOS 工艺为基础的工艺为基础的 BiCMOSBiCMOS 的有哪些优缺点 并请提出改进方法 的有哪些优缺点 并请提出改进方法 7 请画出 NPN 晶体管的版图 并且标注各层掺杂区域类型 8 8 请画出请画出 CMOSCMOS 反相器的版图 并标注各层掺杂类型和输入输出端子 反相器的版图 并标注各层掺杂类型和输入输出端子 第第 2 2 章章 集成电路中的晶体管及其寄生效应集成电路中的晶体管及其寄生效应 1 简述集成双极晶体管的有源寄生效应在其各工作区能否忽略 2 什么是集成双极晶体管的无源寄生效应 3 什么是 MOS 晶体管的有源寄生效应 4 什么是 MOS 晶体管的闩锁效应 其对晶体管有什么影响 5 消除 Latch up 效应的方法 6 如何解决 MOS 器件的场区寄生 MOSFET 效应 7 如何解决 MOS 器件中的寄生双极晶体管效应 第第 3 3 章章 集成电路中的无源元件集成电路中的无源元件 1 双极性集成电路中最常用的电阻器和 MOS 集成电路中常用的电阻都有哪些 2 集成电路中常用的电容有哪些 3 为什么基区薄层电阻需要修正 4 为什么新的工艺中要用铜布线取代铝布线 5 运用基区扩散电阻 设计一个方块电阻 200 欧 阻值为 1K 的电阻 已知耗散功率为 20W c 该电阻上的压降为 5V 设计此电阻 第第 4 4 章章 TTLTTL 电路电路 1 名词解释 精品文档 2欢迎下载 电压传输特性电压传输特性 开门开门 关门电平关门电平 逻辑摆幅逻辑摆幅 过渡区宽度过渡区宽度 输入短路电流输入短路电流 输入漏电流输入漏电流 静态功耗静态功耗 瞬态延迟时间瞬态延迟时间 瞬态存储时间瞬态存储时间 瞬态上升时间瞬态上升时间 瞬态下降时间瞬态下降时间 瞬时导通时间瞬时导通时间 2 分析四管标准 TTL 与非门 稳态时 各管的工作状态 3 在四管标准与非门中 那个管子会对瞬态特性影响最大 并分析原因以及带来那些困难 4 两管与非门有哪些缺点 四管及五管与非门的结构相对于两管与非门在那些地方做了改 善 并分析改善部分是如何工作的 四管和五管与非门对静态和动态有那些方面的改进 5 相对于五管与非门六管与非门的结构在那些部分作了改善 分析改进部分是如何工作的 6 画出四管和六管单元与非门传输特性曲线 并说明为什么有源泄放回路改善了传输特性 的矩形性 7 四管与非门中 如果高电平过低 低电平过高 分析其原因 如与改善方法 请说出你 的想法 8 为什么 TTL 与非门不能直接并联 9 OC 门在结构上作了什么改进 它为什么不会出现 TTL 与非门并联的问题 第第 5 5 章章 MOSMOS 反相器反相器 1 1 请给出请给出 NMOSNMOS 晶体管的阈值电压公式 并解释各项的物理含义及其对阈值大小的影响晶体管的阈值电压公式 并解释各项的物理含义及其对阈值大小的影响 即各项在不同情况下是提高阈值还是降低阈值 即各项在不同情况下是提高阈值还是降低阈值 2 什么是器件的亚阈值特性 对器件有什么影响 3 3 MOSMOS 晶体管的短沟道效应是指什么 其对晶体管有什么影响 晶体管的短沟道效应是指什么 其对晶体管有什么影响 4 请以 PMOS 晶体管为例解释什么是衬偏效应 并解释其对 PMOS 晶体管阈值电压和漏源电 流的影响 5 什么是沟道长度调制效应 对器件有什么影响 6 为什么 MOS 晶体管会存在饱和区和非饱和区之分 不考虑沟道调制效应 7 7 请画出晶体管的请画出晶体管的特性曲线 指出饱和区和非饱和区的工作条件及各自的电流方特性曲线 指出饱和区和非饱和区的工作条件及各自的电流方 DDS IV 程 忽略沟道长度调制效应和短沟道效应 程 忽略沟道长度调制效应和短沟道效应 8 给出 E R 反相器的电路结构 分析其工作原理及传输特性 并计算 VTC 曲线上的临界电 压值 9 9 考虑下面的反相器设计问题 给定考虑下面的反相器设计问题 给定 V VDD DD 5V 5V K KN N 30uA V 30uA V2 2 V VT0 T0 1V 1V 设计一个设计一个 V VOL OL 0 2V 0 2V 的电阻负载反相器电路 并确定满足的电阻负载反相器电路 并确定满足 V VOL OL条件时的晶体管的宽长比 条件时的晶体管的宽长比 W L W L 和负载电阻和负载电阻 R RL L的阻值 的阻值 10 10 考虑一个电阻负载反相器电路 考虑一个电阻负载反相器电路 V VDD DD 5V 5V K KN N 20uA V 20uA V2 2 V VT0 T0 0 8V 0 8V R RL L 200K 200K W L 2W L 2 计算计算 VTCVTC 曲线上的临界电压值 曲线上的临界电压值 V VOL OL V VOH OH V VIL IL V VIH IH 及电路的噪声容限 并评价该直流反 及电路的噪声容限 并评价该直流反 相器的设计质量 相器的设计质量 11 11 设计一个设计一个 V VOL OL 0 6V 0 6V 的电阻负载反相器 增强型驱动晶体管的电阻负载反相器 增强型驱动晶体管 V VT0 T0 1V 1V V VDD DD 5V 5V 1 1 求 求 V VIL IL和 和 V VIH IH 2 2 求噪声容限 求噪声容限 V VNML NML和 和 V VNMH NMH 12 12 采用采用 MOSFETMOSFET 作为作为 nMOSnMOS 反相器的负载器件有哪些优点 反相器的负载器件有哪些优点 13 13 增强型负载增强型负载 nMOSnMOS 反相器有哪两种电路结构 简述其优缺点 反相器有哪两种电路结构 简述其优缺点 14 14 以饱和增强型负载反相器为例分析以饱和增强型负载反相器为例分析 E EE E 反相器的工作原理及传输特性 反相器的工作原理及传输特性 精品文档 3欢迎下载 1515 试比较将试比较将 nMOSnMOS E E E E 反相器的负载管改为耗尽型反相器的负载管改为耗尽型 nMOSFETnMOSFET 后 传输特性有哪些改善 后 传输特性有哪些改善 16 16 耗尽型负载耗尽型负载 nMOSnMOS 反相器相比于增强型负载反相器相比于增强型负载 nMOSnMOS 反相器有哪些好处 反相器有哪些好处 1717 有一有一 nMOSnMOS E E D D 反相器 若反相器 若 V VTE TE 2V 2V V VTD TD 2V 2V K KNE NE K KND ND 25 25 V VDD DD 2V 2V 求此反相器的高 低 求此反相器的高 低 输出逻辑电平是多少 输出逻辑电平是多少 18 18 什么是什么是 CMOSCMOS 电路 简述电路 简述 CMOSCMOS 反相器的工作原理及特点 反相器的工作原理及特点 19 19 根据根据 CMOSCMOS 反相器的传输特性曲线计算反相器的传输特性曲线计算 V VIL IL和 和 V VIH IH 20 20 求解求解 CMOSCMOS 反相器的逻辑阈值 并说明它与哪些因素有关 反相器的逻辑阈值 并说明它与哪些因素有关 21 21 为什么的为什么的 PMOSPMOS 尺寸通常比尺寸通常比 NMOSNMOS 的尺寸大 的尺寸大 2222 考虑一个具有如下参数的 考虑一个具有如下参数的 CMOSCMOS 反相器电路 反相器电路 V VDD DD 3 3V 3 3V V VTN TN 0 6V 0 6V V VTP TP 0 7V 0 7V K KN N 200uA V 200uA V2 2 K Kp p 80uA V 80uA V2 2 计算电路的噪声容限 计算电路的噪声容限 23 23 采用采用 0 35um0 35um 工艺的工艺的 CMOSCMOS 反相器 相关参数如下 反相器 相关参数如下 V VDD DD 3 3V 3 3V NMOSNMOS V VTN TN 0 6V 0 6V N NC COX OX 60uA V 60uA V2 2 W L W L N N 8 8 PMOSPMOS V VTP TP 0 7V 0 7V p pC COX OX 25uA V 25uA V2 2 W L W L P P 12 12 求电路的噪声容限及逻辑阈值 求电路的噪声容限及逻辑阈值 2424 设计一个 设计一个 CMOSCMOS 反相器 反相器 NMOSNMOS V VTN TN 0 6V 0 6V N NC COX OX 60uA V 60uA V2 2 PMOSPMOS V VTP TP 0 7V 0 7V P PC COX OX 25uA V 25uA V2 2 电源电压为电源电压为 3 3V3 3V L LN N L LP P 0 8um 0 8um 1 1 求 求 V VM M 1 4V 1 4V 时的时的 W WN N W WP P 2 2 此 此 CMOSCMOS 反相器制作工艺允许反相器制作工艺允许 V VTN TN V VTP TP的值在标称值有正负 的值在标称值有正负 15 15 的变化 假定其他参数的变化 假定其他参数 仍为标称值 求仍为标称值 求 V VM M的上下限 的上下限 2525 举例说明什么是有比反相器和无比反相器 举例说明什么是有比反相器和无比反相器 2626 以 以 CMOSCMOS 反相器为例 说明什么是静态功耗和动态功耗 反相器为例 说明什么是静态功耗和动态功耗 2727 在图中标注出上升时间 在图中标注出上升时间 t tr r 下降时间 下降时间 t tf f 导通延迟时间 截止延迟时间 给出延迟时 导通延迟时间 截止延迟时间 给出延迟时 间间 t tpd pd的定义 若希望 的定义 若希望 t tr r t tf f 求 求 W WN N W WP P Vin Vout t t 精品文档 4欢迎下载 第第 6 6 章章 CMOSCMOS 静态逻辑门静态逻辑门 1 1 画出画出 F A BF A B 的的 CMOSCMOS 组合逻辑门电路 组合逻辑门电路 2 2 用用 CMOSCMOS 组合逻辑实现全加器电路 组合逻辑实现全加器电路 3 3 计算图示或非门的驱动能力 为保证最坏工作条件下 各逻辑门的驱动能力与标准反计算图示或非门的驱动能力 为保证最坏工作条件下 各逻辑门的驱动能力与标准反 相器的特性相同 相器的特性相同 N N 管与管与 P P 管的尺寸应如何选取 管的尺寸应如何选取 VDD B B A A F 4 4 画出画出 F F 的的 CMOSCMOS 组合逻辑门电路 并计算该复合逻辑门的驱动能力 组合逻辑门电路 并计算该复合逻辑门的驱动能力 AB CD 5 5 简述 简述 CMOSCMOS 静态逻辑门功耗的构成 静态逻辑门功耗的构成 6 6 降低电路的功耗有哪些方法 降低电路的功耗有哪些方法 7 7 比较当比较当 FO 1FO 1 时 下列两种时 下列两种 8 8 输入的输入的 ANDAND 门 那种组合逻辑速度更快 门 那种组合逻辑速度更快 3 10 1 2 5 3 第第 7 7 章章 传输门逻辑传输门逻辑 一 填空 1 写出传输门电路主要的三种类型和他们的缺点 1 缺点 2 缺点 3 缺点 2 传输门逻辑电路的振幅会由于 减小 信号的 也较复杂 在多段接续 时 一般要插入 3 一般的说 传输门逻辑电路适合 逻辑的电路 比如常用的 和 二 解答题 1 1 分析下面传输门电路的逻辑功能 并说明方块标明的 分析下面传输门电路的逻辑功能 并说明方块标明的 MOSMOS 管的作用 管的作用 精品文档 5欢迎下载 2 2 根据下面的电路回答问题 根据下面的电路回答问题 分析电路 说明电路的分析电路 说明电路的 B B 区域完成的是什么功能 设计该部分电路是为了解决区域完成的是什么功能 设计该部分电路是为了解决 NMOSNMOS 传输传输 门电路的什么问题 门电路的什么问题 3 3 假定反向器在理想的 假定反向器在理想的 V VDD DD 2 2时转换时转换 忽略沟道长度调制和寄生效应 根据下面的传输门忽略沟道长度调制和寄生效应 根据下面的传输门 电路原理图回答问题 电路原理图回答问题 1 1 电路的功能是什么 电路的功能是什么 2 2 说明电路的静态功耗是否为零 并解释原因 说明电路的静态功耗是否为零 并解释原因 4 4 分析比较下面分析比较下面 2 2 种电路结构 说明图种电路结构 说明图 1 1 的工作原理 介绍它和图的工作原理 介绍它和图 2 2 所示电路的相同点和所示电路的相同点和 不同点 不同点 精品文档 6欢迎下载 图图 1 1 图图 2 2 5 5 根据下面的电路回答问题 根据下面的电路回答问题 已知电路已知电路 B B 点的输入电压为点的输入电压为 2 5V2 5V C C 点的输入电压为点的输入电压为 0V0V 当 当 A A 点的输入电压如图点的输入电压如图 a a 时 画时 画 出出 X X 点和点和 OUTOUT 点的波形 并以此说明点的波形 并以此说明 NMOSNMOS 和和 PMOSPMOS 传输门的特点 传输门的特点 A A 点的输入波形点的输入波形 6 6 写出逻辑表达式 写出逻辑表达式 C AC AB B 的真值表 并根据真值表画出基于传输门的电路原理图 的真值表 并根据真值表画出基于传输门的电路原理图 7 7 相同的电路结构 输入信号不同时 构成不同的逻辑功能 以下电路在不同的输入下可相同的电路结构 输入信号不同时 构成不同的逻辑功能 以下电路在不同的输入下可 以完成不同的逻辑功能 写出它们的真值表 判断实现的逻辑功能 以完成不同的逻辑功能 写出它们的真值表 判断实现的逻辑功能 精品文档 7欢迎下载 图图 1 1 图图 2 2 8 8 分析下面的电路 根据真值表 判断电路实现的逻辑功能 分析下面的电路 根据真值表 判断电路实现的逻辑功能 第第 8 8 章章 动态逻辑电路动态逻辑电路 一 填空 1 对于一般的动态逻辑电路 逻辑部分由输出低电平的 网组成 输出信号与电 源之间插入了栅控制极为时钟信号的 逻辑网与地之间插入了栅控制极为时钟信 号的 2 对于一个级联的多米诺逻辑电路 在评估阶段 对 PDN 网只允许有 跳变 对 PUN 网只允许有 跳变 PDN 与 PDN 相连或 PUN 与 PUN 相连时中间应接入 二 解答题 1 分析电路 已知静态反向器的预充电时间 赋值时间和传输延迟都为 T 2 说明当输入产生一个 0 1 转换时会发生什么问题 当 1 0 转换时会如何 如果这样 描述会发生什么并在电路的某处插入一个反向器修正这个问题 2 从逻辑功能 电路规模 速度3方面分析下面2电路的相同点和不同点 从而说明CMOS动 态组合逻辑电路的特点 精品文档 8欢迎下载 图A 图B 3 分析下面的电路 指出它完成的逻辑功能 说明它和一般动态组合逻辑电路的不同 说明 其特点 4 分析下面的电路 指出它完成的逻辑功能 说明它和一般动态组合逻辑电路的不同 分 析它的工作原理 5 简述动态组合逻辑电路中存在的常见的三种问题 以及他们产生的原因和解决的方法 6 分析下列电路的工作原理 画出输出端OUT的波形 精品文档 9欢迎下载 7 结合下面电路 说明动态组合逻辑电路的工作原理 第第 9 9 章章 触发器触发器 1 1 用图说明用图说明 如何给如何给 SRSR 锁存器加时钟控制 锁存器加时钟控制 2 2 用图说明用图说明 如何把如何把 SRSR 锁存器连接成锁存器连接成 D D 锁存器 并且给出锁存器 并且给出 所画所画 D D 锁存器的真值表锁存器的真值表 精品文档 10欢迎下载 3 3 画出用与非门表示的画出用与非门表示的 SRSR 触发器的触发器的 MOSMOS 管级电路图管级电路图 4 4 画出用或非门表示的画出用或非门表示的 SRSR 触发器的触发器的 MOSMOS 管级电路图管级电路图 5 5 仔细观察下面仔细观察下面 RSRS 触发器的版图 判断它是或非门实现还是与非门实现触发器的版图 判断它是或非门实现还是与非门实现 6 6 仔细观察下面仔细观察下面 RSRS 触发器的版图 判断它是或非门实现还是与非门实现触发器的版图 判断它是或非门实现还是与非门实现 精品文档 11欢迎下载 7 7 下图给出的是一个最简单的动态锁存器 判断它是否有阈值损失现象 若有 说明阈下图给出的是一个最简单的动态锁存器 判断它是否有阈值损失现象 若有 说明阈 值损失的种类 给出两种解决方案并且阐述两种方案的优缺点 若没有 写出真值表 值损失的种类 给出两种解决方案并且阐述两种方案的优缺点 若没有 写出真值表 8 8 下图给出的是一个最简单的动态锁存器 判断它是否有阈值损失现象 若有 说明阈下图给出的是一个最简单的动态锁存器 判断它是否有阈值损失现象 若有 说明阈 值损失的种类 给出两种解决方案并且阐述两种方案的优缺点 若没有 写出真值表 值损失的种类 给出两种解决方案并且阐述两种方案的优缺点 若没有 写出真值表 9 9 下图给出的是一个最简单的动态锁存器 判断它是否有阈值损失现象 若有 说明阈下图给出的是一个最简单的动态锁存器 判断它是否有阈值损失现象 若有 说明阈 值损失的种类 给出两种解决方案并且阐述两种方案的优缺点 若没有 写出真值表 值损失的种类 给出两种解决方案并且阐述两种方案的优缺点 若没有 写出真值表 10 10 解释下面的电路的工作过程解释下面的电路的工作过程 画出真值表 画出真值表 提示 提示 注意图中的两个反相器尺寸是不同的 注意图中的两个反相器尺寸是不同的 11 11 解释下面的电路的工作过程解释下面的电路的工作过程 画出真值表 画出真值表 精品文档 12欢迎下载 12 12 解释静态存储和动态存储的区别和优缺点比较 解释静态存储和动态存储的区别和优缺点比较 13 13 阐述静态存储和动态存储的不同的的存储方法 阐述静态存储和动态存储的不同的的存储方法 14 14 观察下面的图 说明这个存储单元的存储方式 存储的机理 观察下面的图 说明这个存储单元的存储方式 存储的机理 15 15 观察下面的图 说明这个存储单元的存储方式 存储的机理 观察下面的图 说明这个存储单元的存储方式 存储的机理 精品文档 13欢迎下载 16 16 说明锁存器和触发器的区别说明锁存器和触发器的区别 并画图说明并画图说明 17 17 说明电平灵敏和边沿触发的区别 并画图说明说明电平灵敏和边沿触发的区别 并画图说明 18 18 建立时间建立时间 19 19 维持时间维持时间 20 20 延迟时间延迟时间 21 21 连接下面两个锁存器连接下面两个锁存器 使它们构成主从触发器 并画出所连的主从触发器的输入输出波使它们构成主从触发器 并画出所连的主从触发器的输入输出波 形图形图 22 22 简述下时钟重叠的起因所在简述下时钟重叠的起因所在 23 23 下图所示的是两相时钟发生器 根据时钟信号把下面四点的的波形图画出下图所示的是两相时钟发生器 根据时钟信号把下面四点的的波形图画出 精品文档 14欢迎下载 24 24 反相器的阈值反相器的阈值 一般可以通过什么进行调节一般可以通过什么进行调节 25 25 施密特触发器的特点施密特触发器的特点 26 26 说明下面电路的工作原理 解释它怎么实现的施密特触发 说明下面电路的工作原理 解释它怎么实现的施密特触发 27 27 画出下面施密特触发器的示意版图 画出下面施密特触发器的示意版图 精品文档 15欢迎下载 28 28 同宽长比的同宽长比的 PMOSPMOS 和和 NMOSNMOS 谁的阈值要大一些谁的阈值要大一些 第第 1010 章章 逻辑功能部件逻辑功能部件 1 根据多路开关真值表画出其组合逻辑结构的 CMOS 电路图 2 根据多路开关真值表画出其传输门结构的 CMOS 电路图 3 计算下列多路开关中 P 管和 N 管尺寸的比例关系 4 根据下列电路图写出 SUM 和 C0的逻辑关系式 并根据输入波形画出其 SUM 和 C0的输出 波形 K1K0Y 11D0 10D1 01D2 00D3 K1K0Y 11D0 10D1 01D2 00D3 精品文档 16欢迎下载 A B Ci 5 计算下列逐位进位加法器的延迟 并指出如何减小加法器的延迟 6 画出传输门结构全加器的电路图 已知下图中的 P A B 7 试分析下列桶型移位器各种 sh 输入下的输出情况 精品文档 17欢迎下载 8 试分析下列对数移位器各种 sh 输入下的输出情况 第第 1111 章章 存储器存储器 一 填空 1 可以把一个 4Mb 的 SRAM 设计成 Hirose90 由 32 块组成的结构 每一块含有 128Kb 由 1024 行和 列的阵列构成 行地址 X 列地址 Y 和块地址 Z 分别为 位宽 2 对一个 512 512 的 NOR MOS 假设平均有 50 的输出是低电平 有一已设计电路的静 态电流大约等于 0 21mA 输出电压为 1 5V 时 则总静态功耗为 精品文档 18欢迎下载 就从计算得到的功耗看 这个电路设计的 好 或 差 3 一般的 存储器由 和 三部分组成 4 半导体存储器按功能可分为 和 非挥发存储器有 和 二 解答题 1 确定图 1 中 ROM 中存放地址 0 1 2 和 3 处和数据值 并以字线 WL 0 为例 说明原理 图 1 一个 4 4 的 OR ROM 2 画一个 2 2 的 MOS OR 型 ROM 单元阵列 要求地址 0 1 中存储的数据值分别为 01 和 00 并简述工作原理 3 确定图 2 中 ROM 中存放地址 0 1 2 和 3 处的数据值 并简述工作原理 精品文档 19欢迎下载 图 2 一个 4 4 的 NOR ROM 4 画一个 2 2 的 MOS NOR 型 ROM 单元阵列 要求地址 0 1 中存储的数据值分别为 01 和 01 并简述工作原理 5 如图 3 为一个 4 4 的 NOR ROM 假设此电路采用标准的 0 25 m CMOS 工艺实现 确定 PMOS 上拉器件尺寸使最坏的情况下 VOL值不会高于 1 5V 电源电压为 2 5V 这相当于字线 摆为 1V NMOS 尺寸取 W L 4 2 图 3 一个 4 4 的 NOR ROM 6 确定图 4 中 ROM 中存放地址 0 1 2 和 3 处和数据值 并简述工作原理 图 4 一个 4 4 的 NAND ROM 精品文档 20欢迎下载 7 画一个 2 2 的 MOS NAND 型 ROM 单元阵列 要求地址 0 1 中存储的数据值分别为 10 和 10 并简述工作原理 8 预充电虽然在 NOR ROM 中工作得很好 但它应用到 NAND ROM 时却会出现某些严重的问 题 请解释这是为什么 9 sram flash memory 及 dram 的区别 10 给出单管 DRAM 的原理图 并按图中已给出的波形画出 X 波形和 BL 波形 并大致标出 电压值 11 试问单管 DRAM 单元的读出是不是破坏性的 怎样补充这一不足 选作 有什么办法 提高 refresh time 12 给出三管 DRAM 的原理图 并按图中已给出的波形画出 X 和 BL1 波形 并大致标出电压 值 选作 试问有什么办法提高 refresh time 13 对 1T DRAM 假设位线电容为 1pF 位线预充电电压为 1 25V 在存储数据为 1 和 0 时 单元电容 Cs 50fF 上的电压分别等于 1 9V 和 0V 这相当于电荷传递速率为 4 8 求读 操作期间位线上的电压摆幅 14 给出一管单元 DRAM 的原理图 并给出版图 15 以下两图属于同类型存储器单元 试回答以下问题 精品文档 21欢迎下载 1 它们两个都是哪一种类型存储器单元 分别是什么类型的 2 这两种存储单元有什么区别 分别简述工作原理 16 画出六管单元的 SRAM 晶体管级原理图 并简述其原理 第第 1212 章章 模拟集成电路基础模拟集成电路基础 1 如图 1 1 所示的电路 画出跨导对 VDS的函数曲线 图 1 1 2 如图1 3所示 假设 0 6V 0 4V 而 0 7V 如果从 到0变化 VTH0 2 1 F 2 VX 画出漏电流的曲线 精品文档 22欢迎下载 1 2V2V Id M 1 V x 图 1 3 3 保持所有其他参数不变 对于 L L1和 L 2L1 画出 MOSFET 的随变化的特 IDVDS 性曲线 4 什么叫做亚阈值导电效应 并简单画出 log 特性曲线 IDVGS 5 画出图 1 7 中 M1的和随偏置电流 I1的变化草图 gmgmb 精品文档 23欢迎下载 V dd X I1 M 1 图 1 7 6 6 假设图假设图 1 91 9 中的中的 M M1 1被偏置到饱和区 计算电路的小信号电压增益 被偏置到饱和区 计算电路的小信号电压增益 精品文档 24欢迎下载 V d d M 1 I1 V in V o u t 图 1 9 7 比较工作在线性区和饱和区的 MOS 为负载时的共源级的输出特性 8 在图 1 10 a 所示的源跟随器电路中 已知 20 0 5 I1 200 0 6V 0 7V 50 V2 和 0 4V 1 LWA VTH0 F 2 nCox A 2 1 a 计算时的 V Vin 2 1 Vout b 如果 I1 用图 1 10 b 中的 M2来实现 求出维持 M2工作在饱和区时的最 2LW 小值 精品文档 25欢迎下载 图 1 10 a 图 1 10 b 9 9 如图 如图 1 111 11 所示 晶体管所示 晶体管 M M1 1得到输入电压的变化得到输入电压的变化 V V 并按比例传送电流至 并按比例传送电流至 5050的传输的传输 线上 在图线上 在图 1 111 11 a a 中 传输线的另一端接一个 中 传输线的另一端接一个 5050的电阻 在图的电阻 在图 1 111 11 b b 中 传输 中 传输 线的另一端接一个共栅极 假设线的另一端接一个共栅极 假设 计算在低频情况下 两种接法的增益 计算在低频情况下 两种接法的增益 0 V V in out M 1 R d V dd 图图 1 111 11 a a V d d M 1 I1 V in V o u t 精品文档 26欢迎下载 图 1 11 b 10 什么是差动信号 简单举例说明利用差动信号的优势 1111 在图 在图 1 121 12 所示的电路中 所示的电路中 M M2 2管的宽度是管的宽度是 M M1 1的两倍 计算的两倍 计算和和的偏置值相等时的偏置值相等时 Vin1Vin2 的小信号增益 的小信号增益 图 1 12 1212 图图 1 131 13 电路中 用一个电阻而不是电流源来提供电路中 用一个电阻而不是电流源来提供 1mA1mA 的尾电流 已知 的尾电流 已知 2 1 LW 25 0 525 0 5 0 6V 0 6V 50 50 V V2 2 3V 3V VTH nCox A 0 VDD a a 如果如果上的压降保持在上的压降保持在 0 5V0 5V 则输入共模电压应为多少 则输入共模电压应为多少 Rss 精品文档 27欢迎下载 b b 计算差模增益等于计算差模增益等于 5 5 时时的值 的值 RD 图 1 13 13 在图 1 14 a 中 假设所有的晶体管都相同 画出当从一个大的正值下降时 VX 和的草图 IXVB M 1 V dd N Iref B A V x M 0 M 3 M 2 图 1 14 a 14 在图 1 15 中 如果所有的管子都工作在饱和区 忽略沟道长度调制 求 M4的漏电流 16 假设图 1 16 中所有的晶体管都工作在饱和区 且 求 3LW 4LW0 的表达式 Iout 精品文档 28欢迎下载 M 1M 2 Iref V dd M 3M 4 Iout 图 1 15 M 1 M 2 V dd M 3M 4 Iout R s 图 1 16 17 简要叙述与温度无关的带隙基准电压源电路的基本原理 18 图 11 17 中 电路被设计成额定增益为 10 即 1 10 要求增益误差为 RR21 精品文档 29欢迎下载 1 确定 的最小值 A1 V in V out R 1 R 2 A 1 A M P 图 1 17 第第 1313 章章 A DA D D AD A 变换器变换器 1 简单给出 D A 变换器的基本原理 2 给出 DAC 的主要技术指标及含义 3 试比较几种常用的 DAC 的优缺点 4 一个 D A 变换器有 10V 的满量程输出 且分辨率小于 40mV 问此 D A 变换器至少需要 多少位 5 在图 2 1 中所示的 T 型 D A 变换器中 设 N 8 10V 当输入分别为 10000000 VREF 及 01111111 时 求输出电压值 S 0S 1S 2S 3S 4S 5S 6S 7 V ref M RRRRRRRR 2R2R2R2R2R2R2R2R2R R f 3R A M P 图 2 1 6 画出一个简单的用传输门实现的电压定标的 3 位 DAC 精品文档 30欢迎下载 7 D A 变换器的设计原则应从几个方面权衡 8 简单给出 A D 变换器的基本原理 9 给出 ADC 的主要技术指标及含义 10 试比较几中常用 A D 变换器的优缺点 并指出它们在原理上各有何特点 11 一个 4 位逐次逼近型 A D 变换器 若满量程电压为 5V 请画出输入电压为 2 8V 时的 判决图 第二部分第二部分 参考答案参考答案 第第 0 0 章章 绪论绪论 1 通过一系列的加工工艺 将晶体管 二极管等有源器件和电阻 电容等无源元件 按一 定电路互连 集成在一块半导体基片上 封装在一个外壳内 执行特定的电路或系统功能 2 小规模集成电路 SSI 中规模集成电路 MSI 大规模集成电路 VSI 超大规模集 成电路 VLSI 特大规模集成电路 ULSI 巨大规模集成电路 GSI 3 双极型 BJT 集成电路 单极型 MOS 集成电路 Bi CMOS 型集成电路 4 数字集成电路 模拟集成电路 数模混合集成电路 5 集成电路中半导体器件的最小尺寸如 MOSFET 的最小沟道长度 是衡量集成电路加工和设 计水平的重要标志 它的减小使得芯片集成度的直接提高 6 名词解释 集成度 一个芯片上容纳的晶体管的数目 wafer size 指包含成千上百个芯片的大圆硅片的直径 die size 指没有封装的单个集成电路 摩尔定律 集成电路的芯片的集成度三年每三年提四倍而加工尺寸缩小倍 2 第第 1 1 章章 集成电路的基本制造工艺集成电路的基本制造工艺 1 减小集电极串联电阻 减小寄生 PNP 管的影响 2 电阻率过大将增大集电极串联电阻 扩大饱和压降 若过小耐压低 结电容增大 且外 延时下推大 3 第一次光刻 N 隐埋层扩散孔光刻 第二次光刻 P 隔离扩散孔光刻 第三次光刻 P 型基区扩散孔光刻 第四次光刻 N 发射区扩散孔光刻 第五次光刻 引线孔光刻 第六次光刻 反刻铝 4 P 阱光刻 光刻有源区 光刻多晶硅 P 区光刻 N 区光刻 光刻接触孔 光刻铝线 5 NPN 晶体管电流增益小 集电极串联电阻大 NPN 管的 C 极只能接固定电位 2 精品文档 31欢迎下载 6 首先 NPN 具有较薄的基区 提高了其性能 N 阱使得 NPN 管 C 极与衬底断开 可根据电 路需要接任意电位 缺点 集电极串联电阻还是太大 影响其双极器件的驱动能力 改进 方法在 N 阱里加隐埋层 使 NPN 管的集电极电阻减小 提高器件的抗闩锁效应 7 BEC n n p S n BL P p n p BE CS p p n n n 8 精品文档 32欢迎下载 第第 2 2 章章 集成电路中的晶体管及其寄生效应集成电路中的晶体管及其寄生效应 1 PNP 管为四层三结晶体管的寄生晶体管 当 NPN 晶体管工作在正向工作区时 即 NPN 的 发射极正偏 集电极反偏 那么寄生晶体管的发射极反偏所以它就截止 对电路没有影响 当 NPN 处于反向工作区时 寄生管子工作在正向工作区 它的影响不能忽略 当 NPN 工作 在饱和区时寄生晶体管也工作在正向工作区 它减小了集电极电流 使反向 NPN 的发射极 电流作为无用电流流向衬底 此时寄生效应也不能忽略 2 在实际的集成晶体管中存在着点和存储效应和从晶体管有效基区晶体管要引出端之间的 欧姆体电阻 他们会对晶体管的工作产生影响 3 MOS 晶体管的有源寄生效应是指 MOS 集成电路中存在的一些不希望的寄生双极晶体管 场区寄生 MOS 管和寄生 PNPN 闩锁效应 这些效应对 MOS 器件的工作稳定性产生极大的 精品文档 33欢迎下载 影响 4 在单阱工艺的 MOS 器件中 P 阱为例 由于 NMOS 管源与衬底组成 PN 结 而 PMOS 管的 源与衬底也构成一个 PN 结 两个 PN 结串联组成 PNPN 结构 即两个寄生三极管 NPN 和 PNP 一旦有因素使得寄生三极管有一个微弱导通 两者的正反馈使得电流积聚增加 产生自锁 现象 影响 产生自锁后 如果电源能提供足够大的电流 则由于电流过大 电路将被烧毁 5 版图设计时 为减小寄生电阻 Rs 和 Rw 版图设计时采用双阱工艺 多增加电源和地接 触孔数目 加粗电源线和地线 对接触进行合理规划布局 减小有害的电位梯度 工艺设计时 降低寄生三极管的电流放大倍数 以 N 阱 CMOS 为例 为降低两晶体管的放大 倍数 有效提高抗自锁的能力 注意扩散浓度的控制 为减小寄生 PNP 管的寄生电阻 Rs 可在高浓度硅上外延低浓度硅作为衬底 抑制自锁效应 工艺上采用深阱扩散增加基区宽 度可以有效降低寄生 NPN 管的放大倍数 具体应用时 使用时尽量避免各种串扰的引入 注意输出电流不易过大 6 在第二次光刻生成有源区时 进行场氧生长前进行场区离子注入 提高寄生 MOSFET 的 阈值电压 使其不易开启 增加场氧生长厚度 使寄生 MOSFET 的阈值电压绝对值升高 不 容易开启 7 1 增大基区宽度 由工艺决定 2 使衬底可靠接地或电源 第第 3 3 章章 集成电路中的无源元件集成电路中的无源元件 1 双极性集成电路中最常用的电阻器是基区扩散电阻 MOS 集成电路中常用的电阻有多 晶硅电阻和用 MOS 管形成的电阻 2 反偏 PN 结电容和 MOS 电容器 3 基区薄层电阻扩散完成后 还有多道高温处理工序 所以杂质会进一步往里边推 同时 表面的硅会进一步氧化 形成管子后 实际电阻比原来要高 所以需要修正 4 长时间较的电流流过铝条 会产生铝的电迁移的现象 结果是连线的一端生晶须 另一 端则产生空洞 严重时甚至会断裂 5 r L W R 1K L W 5 I V R 1mA P I I r WL 公式变形 W 6 32 注意 这里各单位间的关系 宽度是微米时 要求电流为毫安 功率的单位也要化成相应 的微米单位 第第 4 4 章章 TTLTTL 电路电路 1 名词解释 电压传输特性 指电路的输出电压 VO 随输入电压 Vi 变化而变化的性质或关系 可用曲线 表示 与晶体管电压传输特性相似 开门 关门电平 开门电平 VIHmin 为保证输出为额定低电平时的最小输入高电平 VON 关门电平 VILmax 为保证输出为额定高电平时的最大输入低电平 VOFF 逻辑摆幅 输出电平的最大变化区间 VL VOH VOL 精品文档 34欢迎下载 过渡区宽度 输出不确定区域 非静态区域 宽度 VW VIHmin VILmax 输入短路电流 IIL 指电路被测输入端接地 而其它输入端开路时 流过接地输入端的电流 输入漏电流 拉电流 高电平输入电流 输入交叉漏电流 IIH 指电路被测输入端接高电 平 而其它输入端接地时 流过接高电平输入端的电流 静态功耗 指某稳定状态下消耗的功率 是电源电压与电源电流之乘积 电路有两个稳态 则有导通功耗和截止功耗 电路静态功耗取两者平均值 称为平均静态功耗 瞬态延迟时间 td 从输入电压 Vi 上跳到输出电压 Vo 开始下降的时间间隔 Delay 延迟 瞬态下降时间 tf 输出电压 Vo 从高电平 VOH 下降到低电平 VOL 的时间间隔 Fall 下降 瞬态存储时间 ts 从输入电压 Vi 下跳到输出电压 Vo 开始上升的时间间隔 Storage 存 储 瞬态上升时间 tr 输出电压 Vo 从低电平 VOL 上升到高电平 VOH 的时间间隔 Rise 上升 瞬态导通延迟时间 tPHL 实用电路 从输入电压上升沿中点到输出电压下降沿中点所 需要的时间 2 当输入端的信号 有任何一个低电平时 Q1 饱和区 Q2 截至区 Q3 饱和区 Q4 截至区 当输入端的信号全部为高电平时 Q1 反向区 Q2 饱和区 Q3 饱和区 Q4 饱和区 3 Q5 管影响最大 他不但影响截至时间 还影响导通时间 当输出从低电平向高电平转化时 要求 Q5 快速退出饱和区 此时如果再导通时 IB5 越大 则保和深度约大 时间就越长 当输出从高电平向低电平转化时 希望 Q5 快速的存储的电荷放完 此时要求 IB5 尽 可能的大 设计时 IB5 的矛盾带来了很大的困难 4 两管与非门 输出高电平低 瞬时特性差 四管与非门 输出采用图腾柱结构 Q3 D 由于 D 是多子器件 他会使 Tplh 明显 下降 D 还起到了点评位移作用 提高了输出电平 五管与非门 达林顿结构作为输出级 Q4 也起到点评位移作用 达林顿电流增益大 输出电阻小 提高电路速度和高电平负载能力 四管和五管在瞬态中都是通过大电流减少 Tplh 静态中提高了负载能力和输出电平 5 六管单元用有源泄放回路 RB RC Q6 代替了 R3 由于 RB 的存在 使 Q6 比 Q5 晚导通 所以 Q2 发射基的电流全部流入 Q5 的基极 是他 们几乎同时导通 改善了传输特性的矩形性 提高了抗干扰能力 当 Q5 饱和后 Q6 将会替 它分流 限制了 Q5 的饱和度提高了电路速度 在截至时 Q6 只能通过电阻复合掉存储电荷 Q6 比 Q5 晚截至 所以 Q5 快速退出饱和 区 6 精品文档 35欢迎下载 四管单元六管单元 B C 由于六管单元在用了有源泄放回路 使 Q2 Q5 同时导通 四管单元由于 Q2 进入饱和后 电 阻对 Q5 的基极电流有分流作用 四管单元此时是由于 Q2 进入饱和区而 Q5 还未进入饱和区 BC 段是所对应的传输特性曲线 所以说改善了传输特性的矩形性 7 输出高电平偏低 VCE3 和 R5 上的电压过大 可以通过减小 VCE3 和 IC3 来实现 输出高电平偏高 VCE5 上的电压偏高 可以通过增加 IB5 来增大 Q5 饱和度 8 当电路直接并联后 所有高电平的输出电流全部灌入输出低电平的管子 可能会使输出 低电平的管子烧坏 并会使数出低电平抬高 容易造成逻辑混乱 9 去掉 TTL 门的高电平的驱动级 oc 门输出端用导线连接起来 接到一个公共的上拉电 阻上 实施线与 此时就不会出此案大电流灌入 Q5 不会使输出低电平上升造成逻辑混乱 第第 5 5 章章 MOSMOS 反相器反相器 1 答 公式 B TMSF OX Q V 2 C SSI OXOX QQ CC 其中 为了消除半导体和金属的功函数差 金属电极相对于半导体所需要加的 MS 外加电压 一般情况下 金属功函数值比半导体的小 一般为负 MS 是开始出现强反型时半导体表面所需的表面势 也就是跨在空间电荷区 F 2 上的电压降 对于 NMOS 数值为正 是为了支撑半导体表面出现强反型所需要的体电荷所需要的外加电压 B OX Q C 精品文档 36欢迎下载 于 NMOS 数值为正 是为了把绝缘层中正电荷发出的电力线全部吸引到金属电极一侧所需加 SS OX Q C 的外加电压 对于绝缘层中的正电荷 需要加负电压才能其拉到平带 一般为负 是为了调节阈值电压而注入的电荷产生的影响 对于 NMOS I OX Q C 注入 P 型杂质 为正值 2 答 器件的亚阈值特性是指在分析 MOSFET 时 当 Vgs BS V 0 源与衬底的 PN 结反偏 耗尽层电荷增加 要维持原来的导电水平 必须使阈值电压 绝对值 提高 即产生衬偏效应 影响 使得 PMOS 阈值电压向负方向变大 在同样的栅源电压和漏源电压下其漏源电 流减小 5 答 MOS 晶体管存在速度饱和效应 器件工作时 当漏源电压增大时 实际的反型层沟 道长度逐渐减小 即沟道长度是漏源电压的函数 这一效应称为 沟道长度调制效应 影响 当漏源电压增加时 速度饱和点在从漏端向源端移动 使得漏源电流随漏源电 压增加而增加 即饱和区 D 和 S 之间电流源非理想 6 答 晶体管开通后 其漏源电流随着漏源电压而变化 当漏源电压很小时 随着漏源电 压的值的增大 沟道内电场强度增加 电流随之增大 呈现非饱和特性 而当漏源电压超 过一定值时 由于载流子速度饱和 短沟道 或者沟道夹断 长沟道 其漏源电流基本不 随漏源电压发生变化 产生饱和特性 7 答 精品文档 37欢迎下载 VDS ID 非饱和区非饱和区饱和区饱和区 VDSsat VGS VTH 非饱和区 条件 DSGSTH 0 V V V 方程 2 1 2 DSoxGSTHDSDS W ICVVVV L 饱和区 条件 GSTHDS 0 V V V 方程 8 解 Vin Vout VDD MI RL Vin VT0时 MI处于截止状态 不产生任何漏极电流 随着输入电压增加而超过 VT0 时 MI开始导通 漏极电流不再为 0 由于漏源电压 VDS Vout大于 Vin VT0 因而 MI初 始处于饱和状态 随着输入电压增加 漏极电流也在增加 输出电压 Vout开始下降 最 终 输入电压大于 Vout VT0 MI进入线性工作区 在更大的输入电压下 输出电压继续 下降 MI仍处于线性模式