《微机原理与接口技术》课程课堂布置的习题参考答案(2012.12)

已布置的习题参考答案 已布置的习题参考答案 第 2 章 2 18 2 26 2 32 2 34 2 35 2 36 2 43 2 44 2 45 2 46 2 48 2 49 第第 5 章章 5 2 5 3 5 4 5 6 5 9 5 10 5 11 5 14 5 16 5 17 5 21 5 23 第第 6 章章 6 10 6 12 6 15 6 16 6 17 6 19 6 20 第第 7 章章 7 6 7 9 7 10 7 11 1 3 7 12 第第 10 章章 10 4 和和 10 5 习题参考答案 习题参考答案 2 18 总结一下 8086 8088 到 Cure 2 Duo 处理器外部地址线 数据线条数 通用寄存器的 位数以及所处的工作方式 各自的位长以及所能寻址的物理地址空间有多大 答 从 8086 到 Cure 2 Duo 的相关参数如下表所示表 处理器 主要参数 8086 8088 80286 80386 80486 Pentium Pentium Pro Pentium MMX Pentium II Pentium III Pentium 4 Core 2 Duo 双核 Core 2 Quad 四核 Core 2 Extreme 至尊 通用寄存器位数 即位长 16 16 16 32 32 32 32 32 32 32 32 32 64 32 64 32 64 外部数据线条数 16 8 16 32 32 64 64 64 64 64 64 64 64 64 外部地址线条数 20 20 24 32 32 32 36 32 36 36 36 36 36 36 工作方式 实方式 实方式 实方式 保护方式 实方式 保护 V86 实方式 保护 V86 实 保护 V86 系统管 理 实 保护 V86 系统管 理 实 保护 V86 系统管 理 实 保护 V86 系统管 理 实 保护 V86 系统管 理 实 保护 V86 系统管 理 超线程 实 保护 V86 系统管理 IA 32E 实 保护 V86 系统管 理 IA 32E 实 保护 V86 系 统管理 IA 32E 存储空间 1MB 1MB 16MB 4GB 4GB 4GB 64GB 4GB 64GB 64GB 64GB 64GB 64GB 64GB 2 26 已经从内存 1FF00000 开始存放 12H 34H 56H 78H 90H ABH CDH EFH 11H 22H 33H 44H 55H 66H 77H 88H 99H 00H AAH BBH CCH DDH EEH FFH 试 说明从 1FF00000H 开始取一个双四字的值 从 1FF00008H 开始取双字的值 以及从 1FF00010H 开始取四字和一个字的值 解 按照数据低字节存放在低地址的原则 在 Intel 处理器中 为了保持兼容性 仍 然定义一个字为 16 位 尽管字长已经是 32 位 从 1FF00000H 开始的双四字的值 8877665544332211EFCDAB9078563412H 从 1FF00008H 开始的双字的值 44332211H 从 1FF00010H 开始的四字的值 FFEEDDCCBBAA0099H 从 1FF00010H 开始的一个字的值 0099H 2 32 在非流水线方式下 如果在非流水线方式下 如果 80386 的的 CLK2 60MHz 去访问 去访问 70ns 的内存 是否需要等待周期 访问的内存 是否需要等待周期 访问 32 位的数据至少需要多少时间 如果位的数据至少需要多少时间 如果 Pentium 的的 CLK 100MHz 存储器最多是多少 存储器最多是多少 ns 存储周期 才能使访 存储周期 才能使访 问存储器而无需等待周期 如果内存条是问存储器而无需等待周期 如果内存条是 50ns 需要插入多少需要插入多少 ns 的等待的等待 周期 周期 答 1 在非流水线方式下 由 80386 的总线访问时序如图 2 29 可知 一次访存 操作总线周期需要两个状态 T1 和 T2 第个状态需要两个 CLK2 时钟周期 因此 CLK2 60MHZ 时需要 1 60 4 us 66 667ns 因此处理器对总线的操作速度比 70ns 的 内存要快 因此在访问 70ns 的内存时需要插入 1 个等待周期 一个周期 一个状态占 2 个时钟周期 即以 1 60 4 2 100ns 的速度去访问 70ns 的存储器是可行的 访问速度 不能超过存储器的速度 2 非流水线方式下的 Pentium 处理器需要两个状态 T1 和 T2 每个状态为一个时 钟周期 因此 100MHz 的时钟对应的总线周期为 1 100 2 0 02us 20ns 因此存储器速度 最多为 20ns 才能在访存时无需等待周期 3 对于 Pentium 来说 如果内存为 50ns 则至少需要 50 20 30ns 的等待时 而一个状态周期为 10ns 因此实际要等待的时间为 30ns 3 个周期或状态 注意 如果内存为 55ns 则理论上至少需要等待 55 20 35ns 但每个状态或周期为 10ns 因此实际需要等待周期为 40ns 4 个状态或时钟周期的时间 2 33 与 80386 Pentium 处理器不同 Pentium II Pentium 4 以及 Cure 2 等具有 36 条 地址线的处理器决定总线操作的关键引脚由哪些 存储器和 I O 的体选择信号由什么决 定 答 对于具有 36 条地址线的处理器 不再使用 W R 等访问外部总线 而是采用请 求信号 REQ 4 0 编码确定总线操作的类型 其关系如表所示 REQ4REQ3REQ2REQ1REQ0 操作类型对应外部信号 00000延时反应 01000中断响应 第 2 个时钟 INTA 01001特殊事务 第 2 个时钟 10000读 I O IORC 10001写 I O IOWC 0X010读存储器MRDC XX011写存储器MWTC XX100读存储器代码MRDC XX11 0读存储器数据MRDC XX101写存储器 回写 MWTC XX111写存储器 写到底 MWTC 存储体的选择信号 与地址线是复用的 是由地址总线在寻址阶段的第二个 BE7BE0 状态产生的 而不是单独引脚 时序如图所示 T1 DRDY BCLK ADS 地址 T2 T2 T2 D63 D0 ta T2 T1 寻址阶段 数据阶段 REQ 4 0 状态控制信号 A15 A8 产生体选择信号 BE7 BE0 A35 A3 DBSY 2 34 主频为 2GHz 的 Cure 2 系列处理器 如果总线频率 BCLK 333MHz 则访问 四个 64 位数据 最快需要多长时间 ns 答 对于 Cure 2 处理器 决定访问存储器速度的是前端总线频率 FSB 2GHz 的 Cure 2 其总线频率为 BCLK 333MHz 可知其 FSB 4 333 1332MHz 333MHZ 实际是 333 33MHz 因此可算出 FSB 1333MHz 1 个 64 位数据的访问需要一次 FSB 总线周期 则 4 个 64 位的数据需要 4 1333 us 3ns 2 35 对于 IA 32 或 Intel 64 处理器采用 16 位运算 用 16 位寄存器 求以下运算 结果及相应各标志位 1 5439H 4567H 2 2345H 5219H 3 54E3H 27A0H 4 1A9FH E561H 解 1 5439H 4567H 99A0H 0101 0100 0011 1001 0100 0101 0110 0111 1001 1001 1010 0000 AF 1 PE 1 ZF 0 CF 0 OF 1 SF 1 2 2345H 5219H 755EH 0010 0011 0100 0101 0101 0010 0001 1001 0111 0101 0101 1110 AF 0 PE 0 ZF 0 CF 0 OF 0 SF 0 3 法 1 直接相减 54E3H 27A0H 2D43H 0101 0100 1110 0011 0010 0111 1010 0000 0010 1101 0100 0011 AF 0 PE 0 ZF 0 CF 0 OF 0 SF 0 法 2 变减为加 54E3H 27A0H 54E3 D860H 2D43H 0101 0100 1110 0011 1101 1000 0110 0000 1 0010 1101 0100 0011 AF 0 PE 0 ZF 0 CF 1 OF 0 SF 0 说明 可见这两种方法算出的结果是一样的 但进借位标志完全不同 4 1A9FH E561 0000H 0001 1010 1001 1111 1110 0101 0110 0001 1 0000 0000 0000 0000 AF 1 PE 1 ZF 1 CF 1 OF 0 SF 0 2 36 8086 8088 80386 80486 Pentium Pentium Pro Pentium II Pentium III Pentium 4 Cure 2 内部通用寄存器的位数 段寄存器的位数 外部地址线和数据线 的条数分别为多少 求其寻址范围及带符号数表示范围 答 相应参数见下表所示 处理器 主要参数 8086 8088 80386 80486 Pentium Pentium Pro Pentium II Pentium III Pentium 4 Core 2 Duo 双核 Core 2 Quad 四核 Core 2 Extreme 至尊 通用寄存器位数即位 长 16 32 32 32 32 32 32 32 32 64 32 64 32 64 段寄存器位数 16 16 16 16 16 16 16 16 16 16 16 外部数据线条数 16 32 32 64 64 64 64 64 64 64 64 外部地址线条数 20 32 32 32 36 36 36 36 36 36 36 寻址范围 0 FFFFFH 00000000H FFFFFFFFH 000000000H FFFFFFFFFH 有符号数表示的范围 215 215 1 231 231 1 231 231 1 支持 263 263 1 2 43 内存数据如下表所示 指出实地址方式下 执行下列程序段后 AX 中的值 MOV AX 1100H MOV DS AX MOV BX 200H MOV AX BX 62H 表 2 26 题 2 43 和 2 50 表 内存数据分布情况 地址数据地址数据地址数据 00011267 H 00H00011237 H 00H00001007H00H 00011266 H 70H00011236 H 01H00001006H40H 00011265 H 00H00011235 H 11H00001005HF2H 00011264 H 01H00011234 H 47H00001004H01H 00011263 H 75H00011233 H 32H00001003H00H 00011262 H 39H00011232 H 30H00001002H00H 00011261 H 2AH00011231 H 30H00001001H1FH 00011260 H 00H00011230 H 39H00001000HFFH 解 从程序段知 DS 1100H 有效地址 200H 62H 262H 因此物理地址 11000H 262H 11262H 11262H 开始的一个字为 7539H 所以 AX 7539H 2 44 IA 32 处理器描述符中所含有的基地址为 089C0000H 段界限为 0003FH 求 1 G 0 时该描述符所寻址段的地址范围 该段如果要存汉字 能容纳多少个 2 G 1 时 对于 4K 页 描述的段的地址范围 解 1 G 0 段以字节为单位 段大小 段界 1 3FH 1 40H 64 末地址 段基址 段大小 1 段基址 段界 089C0000H 3FH 089C0000H 0 x89C0003F 可容 纳汉字 64 2 32 个 2 G 1 时 段大小以页为单位 4K 页 段大小 段界 1 4K 3FH 1 1000H 40000H 262144 末地址 段基址 段大小 1 089C0000H 40000 1 089C0000H 3FFFFH 089FFFFFH 可容纳汉字 262144 2 131072 个 2 45 IA 32 处理器在实地址方式下各寄存器的值如下 求当前的存储单元地址 偏 移量在 EAX ECX ESP ESI 和 EDI 中 1 DS 2000H EAX 00003000H 2 DS 1A00 ESI 00002000H 3 SS C000H ESP 0000A000H 4 DS 1239H EDI 0000A000H 解 1 物理地址 DS 16 EAX 20000H 00003000H 00023000H 2 物理地址 DS 16 ESI 1A000H 00002000H 0001C000H 3 物理地址 SS 16 ESP C0000H 0000A000H 000CA000H 4 物理地址 DS 16 ESI 12390H 0000A000H 00001C390H 2 46 试定义 IA 32 处理器的两个段描述符来描述一个存储器段 均为一个可写 向 上增长的用户访问的在物理存储器中 未访问过的数据段 1 地址范围为 03000000H 03001FFFH 2 01000000H 027FFFFFH 解 1 定义段描述符就是确定段基址 段界和相关属性 段基址 03000000H 段界 末地址 首地址 1FFFH 段界FFFFFH 1 因此 G 1 由于段大小 段界 1 4K 因此段界 段大小 4K 1 01800000H 4K 1 1800H 1 17FFH 其它属性同上 则段描述符 01C1F200000017FFH 2 48 已知从 00100000H 开始存放 FFH 01H 00H 04H 10H F2H 0AH 06H FFH 03H 00H 00H 10H F2H 40H 02H 从 02100000H 开始存放 35H 36H 31H 30H 30H 32H 39H 38H 3AH DS 000BH EBX 0000002H GDTR 001000001FFFH CR0 60000011H CR3 00034000H 对于 IA 32 处理器 执行 指令 MOV EAX EBX 时 1 求源操作数对应的描述符表可存放描述符个数 2 求源操作数对应段描述符的值以及该描述符描述段的地址范围 3 求源操作数所对应的物理地址 4 求指令执行后 EAX 中的内容 5 从已知条件中还能得到什么信息 解 DS 000BH 0000 0000 0000 1011B 对照选择子的格式可知 TI 0 选中 GDT 表 RPL 11 为普通用户使用 索引 8 08H 1 GDT 表可存放的描述符的个数由 GDTR 中的界决定 GDT 表的界 1FFFH 因此可存放的段描述符的个数 1FFFF 1 8 400H 1K 个 2 先找出描述符存放的首地址 GDT 表首址 GDTR 高 32 位 索引 8 00100000H 08H 00100008H 以段描述符为 0240F210000003FFH 段描述 符描述的段的大小取决于段界和 G 对照段描述符的格式可知 G 0 段界 003FFH 段基址 02100000H 因此段地址范围为 02100000H 0210003FFH 3 CR0 600000011H 因此 PE 1 PG 0 是分段而不分页的保护方式 因此 CR3 多余 段内偏移地址 EBX 的值 00000002H 因此物理地址 段基址 段内 偏移地址 02100000H 00000002H 02100002H 4 021000002H 开始的 4 个字节就是 EAX 的值 32303031H 5 由段描述符可知 G 0 D 1 为 32 位数据 此外决定其它属性的主要是访问 权字节 访问权字节中为 F2H 11110010B 即 P 1 表示数据在物理存储器中 DPL 11 表示一般用户程序访问的数据 S 1 表示段描述符 A 0 表示该段还没 有被访问过 TYPE 001 表示该段是向上增长的可写的数据段 2 49 已知内存中的数据如表 2 26 所示 对于 IA 32 处理器 已知内部相应寄存器的 值为 ESI 00001230H DS SS ES FS GS 1003H GDT 表和 LDT 表的首地址均为 0 CR4 0 内存数据如下所示 1 当 CR0 60000010H 时指令 MOV EAX ESI 对应源操作数的物理地址及指令 执行后 EAX 中的值 2 当 CR0 60000011H 时 求指令 MOV EAX ESI 对应源操作数的物理地址及 指令执行后 EAX 中的值 该段的最多能容纳多少字节数据 根据访问权字节说明该段是 什么样的段 是否存在存储器中 地址数据地址数据地址数据 00011267H 00H00011237H00H00001007H00H 00011266H70H00011236H00H00001006H00H 00011265H 00H00011235H11H00001005H11H 00011264H01H00011234H47H00001004H47H 00011263H 75H00011233H32H00001003H00H 00011262H39H00011232H30H00001002H00H 00011261H2AH00011231H30H00001001H1FH 00011260H00H00011230H39H00001000HFFH 解 CR4 0 表示没有页的扩展 默认 4KB 页大小 1 由 CR0 60000010H 可知 PE 0 处于实地址方式 因此物理地址 段地址 16 偏移地址 10030H 00001230H 00011260H 由表可知执行完 MOV EAX ESI 之后 EAX 的值 75392A00H 2 由 CR0 60000011H 知 PE 1 且 PG 0 为仅分段的保护方式 由 DS 1003H 0001000000000011B 可知 TI 0 选择的是 GDT 表 RPL 11 表示一般 用户访问 索引 8 1000H 段描述符存放的首地址 GDT 表首址 索引 8 00001000H 所以通过上表可知 段描述符 0040F30100001FFFH 段基址 00010000H 段界 01FFFH G 0 段内 偏移量 ESI 00001230H 因此物理地址 段基址 偏移地址 00010000H 00001230H 00011230H 由表可得执行 MOV EAX ESI 后 EAX 的值 就是从 00011230H 开始的 4 个字节 即 EAX 32303039H 由于 G 0 时段大小 段界 1 01FFFH 1 2000H 8192 字节 即可容纳 8192 字节的数据 访问权字节 F3H 11110011B A 1 该已经被访问过 同 P 1 在物理存储器中 是向上增长的可写的数据段 5 2 简述半导体存储器的分类及主要性能指标 答 1 分类 半导体存储器 RAM ROM SRAM 静态随机存取存储器 主要用于 Cache DRAM 动态随机存取存储器 主要用于内存模块 MROM 掩膜型只读存储器 PROM 一次可编程只读存储器 EPROM 紫外线可擦除可编程只读存储器 早期 ROM BIOS E 2PROM 电可擦除可编程只读存储器 Flash 闪速存储器 现代 ROM BIOS 2 主要性能指标 存储容量 存取速度和带宽 带宽 存储器总线频率 数据宽度 8 单位 字节 S 5 3 说明 SRAM DRAM MROM PROM EPROM 及 FRAM 的特点及简单工作原理 答 SRAM 靠双稳态触发器的两个稳定状态存储信息的 DRAM 靠极间电容的充放电来存储信息 的 MROM 靠光刻技术确定是否保留 MOS 管决定信息的 跨接 MOS 管 信息为 0 没有跨接 MOS 管 信息为 1 PROM 是靠熔丝的通断决定信息的 没有熔断 则信息为 1 熔断信息为 1 EPROM 是靠雪 崩注入式场效应管 FAMOS 管 的浮置栅是否积累足够的电荷来存储信息的 有足够的电荷积累 则 记录信息 0 没有足够的电荷积累信息记录 FRAM 是靠铁电电容来存储信息的 5 4 已知一个 SRAM 芯片的容量为 4M 8 该芯片有一个片选信号引脚和一个读 写控制引脚 问 该芯片至少有多少个引脚 解 SRAM 的引脚的确定从地址线 数据线 控制线及电源线四方面考虑 地址线 m 决定字数 2m 4M 因此 m 22 容量 4M 8 所以 n 8 片选一条 读写控制一个 电源和地各一条 芯片共有引 脚 22 8 1 1 2 34 条 5 6 50ns 的 512M 8 的 DRAM 芯片 其外部数据线和地址线为多少条 1 秒钟至少可存取多少次 如果总线速度为 50MHz 的微机系统 在访问存储器时要不要插入等待周期 解 1 寻址的地址线 log2 单元数 log2 512M log2 229 29 条 由于 DRAM 的外部地址线是 内部的一半 因此 DRAM 的外部地址线为 15 条 数据线 8 条 1s 50ns 109 50 20000000 次 即每秒可 存取 2 千万次 总线速度为 50MHz 即总线周期为 1 50MHz 0 02us 20ns 因此比 50ns 快 因此需要插 入等待周期 要插入 2 个等待周期 20ns 20ns 2 60ns 才能正常访问 50ns 的存储器 5 9 试计算外频 内存模块的核心频率 为 100MHz 时 DDR DDR2 DDR3 的带宽 解 由于 DDR DDR2 和 DDR3 数据宽度为 64 位 100MHz 下的速度如下 1 DDR 100MHz 2 64 8 1600MB s 2 DDR2 100MHz 4 64 8 3200MB s 3 DDR3 100MHz 4 2 64 8 6400MB s 5 10 已知 RAM 的容量为 1 16K 8 2 64K 8 3 128K 8 4 256K 8 如果 RAM 的起始地址为 3450H 则各 RAM 对应的末地址为多少 解 1 16K 8 单元数 16K 24 210 3FFFH 1 所以末地址 首地址 大小 1 3450H 3FFFH 744FH 2 64K 216 FFFFH 1 末地址 3450H FFFFH 1344FH 3 128K 217 1FFFFH 1 末地址 3450H 1FFFFH 2344FH 4 256K 218 3FFFFH 1 末地址 3450H 3FFFFH 4344FH 5 11 如果一个应用系统中 ROM 为 8KB 最后一个单元地址为 57FFH RAM 紧接着 ROM 后面编 址 RAM 为 16KB 求该系统中存储器的第一个地址和最后一个单元地址 解 ROM 最后一个单元为 57FFH 8K 213 1FFFH 1 因此首地址 末地址 大小 1 57FFH 1FFFH 3800H 由于 RAM 紧跟 ROM 后面编址 因此 RAM 的首地址 57FFH 1 5800H RAM 大小 16K 214 3FFFH 1 所以 RAM 的最后地址就是系统存储器的末地 址 最后一个单元的地址 5800H 3FFFH 97FFH 5 14 用 4K 8 的 SRAM 芯片构成 16K 16 的存储器 要求起始地址为 08000H 画出联接图 选用 8086 解 需要的芯片数 16K 16 4K 8 4 2 8 片 起始地址 08000H 容量 16K 16 32K 8 32KB 微机是按字节编址的 因此 32K 215 7FFFH 1 末地址 08000H 7FFFH 0FFFFH 需要增加的地址线 3 条 08000H 0FFFFH 可变的地址为 A14 A0 其 中 A14 A13 为增加的地址线 分别接 2 4 译码器输入端 B 和 A A11 A0 是芯片本身的地址线接系 统地址总线的 A12 A1 不变的地址 A19 A16 均为 0 A15 1 A0 与逻辑或后接存储器的偶地址RD 低字节 存储模块的读信号 A0 与或后接存储器的偶地址 低字节 存储模块的写信号 WR 与逻辑或后接存储器的奇地址 高字节 存储模块的读信号 与或后接存储器的奇BHERDBHE WR 地址 高字节 存储模块的写信号 即当读或写偶地址存储体时 A0 0 能对如 1 3 5 7 进行读写操作 当读或写奇地址存储体时 0 能对 2 4 6 8 进行读操作 以保证对BHE 奇偶存储体的访问 当 A0 0 并且 0 时 可对一个字 16 位 进行访问 连接示意如图所示 BHE WR D7 D0 1 CS OE A11 A0 WE D7 D0 2 CS OE A11 A0 WE D7 D0 3 CS OE A11 A0 WE D7 D0 CS OE A11 A0 WE D7 D0 5 CS OE A11 A0 WE D7 D0 6 CS OE A11 A0 WE D7 D0 CS OE A11 A0 74LS139 D15 D0 WR A19 A18 A17 A16 A15 M IO B A E A0 Y0 Y1 Y2 Y3 7 8 WE D7 D0 4 CS OE A11 A0 D15 D8 D7 D0 D15 D8 D7 D0 D15 D8 D7 D0 D15 D8 D7 D0 RD BHE A14 A13 A12 A1 5 16 写出图 5 43 a 所示的片选信号 CS 以及 b 中 Y0 Y7 对应的端口地址 1234 A B C D 4321 D C B A Title NumberRevisionSize A4 Date 3 Sep 2004 Sheet of File F WJ ddbDrawn By 1 2 3 U2A 1 2 3 4 5 6 11 12 8 U4 1 2 13 12 U5A 1 2 13 12 U1A 12 U3A A 1 B 2 C 3 E1 4 E2 5 E3 6 Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10 Y6 9 Y7 7 U6 1 2 3 U7A 4 5 6 U7B 8 9 10 U7C A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AENA9 A8 A7 A6 A4 A3 AEN A5 A0 A1 A2 CS a b 图 5 43 题 5 16 图 解 a 由 CS 0 可知 A9 0 A8 0 A7 0 A6 1 A5 1 A4 1 A3 1 A2 1 A1 1 A0 1 地址 0001111111B 07FH b 由 3 8 译码器使能端有效即 E3 1 E2 E1 0 知 A9 1 A8 0 A7 0 A6 1 A5 0 A4 1 A3 0 Y0 A2A1A0 000 因此 Y0 的地址 1001010000B 250H Y1 A2A1A0 001 因此 Y1 的地址 1001010001B 251H Y2 A2A1A0 010 因此 Y2 的地址 1001010010B 252H Y3 A2A1A0 011 因此 Y3 的地址 1001010011B 253H Y4 A2A1A0 100 因此 Y4 的地址 1001010100B 254H Y5 A2A1A0 101 因此 Y5 的地址 1001010101B 255H Y6 A2A1A0 110 因此 Y6 的地址 1001010110B 256H Y7 A2A1A0 111 因此 Y7 的地址 1001010111B 257H 5 17 某系统的存储器配备两种芯片即 32K 8 的 EPROM 和 32K 8 的 SRAM 采用 74LS138 译 码器输出作片选信号 如图 5 44 所示 1 确定每一片存储器芯片的地址范围 2 编程将 4 的 32KB 数据传送到 7 存储区域 OE D7 D0 27256 1 CS A14 A0 OE D7 D0 27256 2 CS A14 A0 OE D7 D0 27256 3 CS A14 A0 WE D7 D0 CS A14 A0 WE D7 D0 62256 4 CS A14 A0 WE D7 D0 62256 5 CS A14 A0 WE D7 D0 CS A14 A0 74LS138 D7 D0 RD WR A19 A18 A17 A16 A15 C B A G2A G2B G1 A14 A0 M IO Y0 Y1 Y2 Y3 Y4 Y5 Y6 EPROM SRAM 62256 6 62256 7 图 5 44 题 5 17 图 解 1 3 8 译码器的使能端有效可知 A19 1A18 0 1 Y0 A17A16A15 000 A14 A0 0 0 1 1 地址范围 80000H 87FFFH 2 Y1 A17A16A15 001 A14 A0 0 0 1 1 地址范围 88000H 8FFFFH 3 Y2 A17A16A15 010 A14 A0 0 0 1 1 地址范围 90000H 97FFFH 4 Y3 A17A16A15 011 A14 A0 0 0 1 1 地址范围 98000H 9FFFFH 5 Y4 A17A16A15 100 A14 A0 0 0 1 1 地址范围 A0000H A7FFFH 6 Y5 A17A16A15 101 A14 A0 0 0 1 1 地址范围 A8000H AFFFFH 7 Y6 A17A16A15 110 A14 A0 0 0 1 1 地址范围 B0000H B7FFFH 2 用串操作指令完成 MOV AX 9000H 不仿设数据段地址 9000H MOV DS AX MOV SI 8000H 数据段段内偏移量起始地址 8000H MOV AX 0B000H 设附加数据段地址 B000H MOV ES AX MOV DI 0 附加数据段段内偏移量起始地址 0 CLD 在 DF 0 让地址增加 MOV CX 32 1024 32KB 大小数据传输 REP MOVSB 用普通数据传送指令完成 MOV AX 9000H 不仿设数据段地址 9000H MOV DS AX MOV SI 8000H 数据段段内偏移量起始地址 8000H MOV AX 0B000H 设附加数据段地址 B000H MOV ES AX MOV DI 0 附加数据段段内偏移量起始地址 0 MOV CX 32 1024 32KB 大小数据传输 REPLP0 MOV AL SI MOV ES DI AL INC SI INC DI LOOP REPLP0 5 21 简述 8088 8086 80386 Pentium Pentium II Pentium III Pentium4 以及 Cure 2 系统存储 器的组成形式 解 8088 为 8 位存储器组织 共一个 8 位存储体 总容量最大 1MB 8086 和 80286 为 16 位存储器组织 共 2 个 8 位存储体 1 个偶地址存储体和 1 个奇地址存 储体 其中 8086 的每个存储体最大 512KB 共 1MB 而 80286 每个 8MB 共 16MB 80386 为 32 位存储器组成 共 4 个 8 位存储体 每个最大 1MB 共 4GB Pentium Cure2 均为 64 位存储器组织 共 8 个 8 位存储体 Pentium 每个存储体最大 512MB 共 4GB PentiumII Cure2 每个最大 8GB 共 64GB 5 23 CMOS 的功能是什么 如何对其操作 写出将年月日时分秒的值读出后存入 1000H 2000H 开始的内存区域的程序片段 解 CMOS 主要包括实时钟及 CMOS RAM 因此其主要功能有产生实时钟及保存设置和配置信 息 对 CMOS 的操作分两个步骤 1 向 70H 写 CMOS 地址 2 对 71H 读或写数据 MOV AX 1000H MOV DS AX MOV DI 2000H INC DI MOV AL 09H 年单元 OUT 70H AL IN AL 71H MOV DI AL MOV AL 08H 月单元 OUT 70H AL IN AL 71H MOV DI AL INC DI MOV AL 07H 日单元 OUT 70H AL IN AL 71H MOV DI AL INC DI MOV AL 4 时单元 OUT 70H AL IN AL 71H MOV DI AL INC DI MOV AL 2 分单元 OUT 70H AL IN AL 71H MOV DI AL INC DI MOV AL 0 秒单元 OUT 70H AL IN AL 71H MOV DI AL 6 10 已经波特率为 2400bps 字符格式为 7 位数据 1 位校验位 1 位停止位 UART 发送端的波形如图 6 53 所示 下方为参考方波 说明该数据是多少 用十六进制 表示 采用什么校验 0V f 2 4KHz 参考方波 4 8V 解 由 UART 字符格式知 传送数据是低位在前高位在后 据已经条件知 1 位起 始位 7 位数据 1 位校验位 1 位停止位 共 10 位为一帧 从图中找出起始位 低电 平 开始的连续 10 位 图从 2 4KHz 的一个脉冲对应 2400bps 波特率的一个位 即从第 3 个脉冲开始 10 位恰是传送的一帧字符 去掉开始的起始位 从第 4 个脉冲开始取 7 位 数据位 依次是 D0 1 D1 1 D2 0 D3 1 D4 0 D5 1 和 D6 1 校验位 0 停止位 1 因 此数据为 D6D5D4D3D2D1D0 1101011B 6BH 由于校验为 0 因此传送的字符中 含 校验位 1 的个数为 5 奇数 因此为奇校验 6 12 如果通过 RS 232C 进行双机通信 波特率为 11520bps 字符格式为 1 位停止位 没有校验 8 位数据 通过示波器得到的波形如图 6 54 所示 上图是 RS 232C 的连接 器 DB9 2 脚 RXD 的波形 下面是为了比较方便输入的频率为 11 52Kz 的参考方波 指出波形对应的数据 用十六进制表示 9 6V 0V f 11 52KHz 参考方波 RS 232C RXD DB9 2 引脚波形 9 6V 图 6 54 题 6 11 图 解 分析方法同 6 10 只是逻辑关系是相反的 9 6V 对应逻辑 0 9 6V 对应逻辑 1 第 3 个参考脉冲对应起始位 9 6V 逻辑 0 数据位从第 4 个脉冲开始的 8 位 依 次为 D0 1 D1 0 D2 0 D3 1 D4 0 D5 1 D6 0 D7 0 因此传送的数据为 00101001B 2BH 6 15 简述 8255 的工作方式 并说明端口 A 和 B 作为方式 1 输入或输出时 C 端口 与之配合的引脚的含义 解 8255 有三种工作方式 方式 0 1 和 2 方式 0 为基本的输入输入方式 其输入输 出没有固定用于联络的信号 方式 1 为选通的输入输出方式 A 和 B 口作为 I O 端 口指定的位作为联络应用信号 包括选通信号 输入输出缓冲器满信号和中断信号 方 式 为双向通信的方式 主要限于 组的 端口 用于配合 作为联系信号 口作为方式 输入时 PC4 作为选通输入信号 PC5 作为输入缓冲器满信号 PC3 作为中断信号 B 口作为方式 输入时 PC2 作为选通输入信号 PC1 作为输入缓冲器满信号 PC0 作为中断信号 口作为方式 输出时 PC6 作为输出缓冲器满信号 PC7 作为应答信号 PC3 作 为中断信号 B 口作为方式 输出时 PC1 作为输出缓冲器满信号 PC2 作为应答信号 PC0 作 为中断信号 6 16 假设 8255 的端口地址为 60H 63H 试分别编写满足条件的初始化程序 1 将 A 组和 B 组设置为方式 0 端口 A 和 B 设成输入端口 C 上半口为输入 下 半口为输出 2 将 A 口设为方式 2 B 口设为方式 1 输出 3 将 A 口设为方式 1 输出 B 口为方式 1 输出 PC4 和 PC5 为输出 解 1 MOV AL 10011010B OUT 63H AL 2 MOV AL 11000100B OUT 63H AL 3 MOV AL 10100100B OUT 63H AL 6 17 如图 6 55 所示为以 8086 为核心采用 8255 扩展 I O 接口 A 口接一输入设备 B 接输出设备 PC2 作为检测输入设备的的准备就绪信号 READY PC6 作为输出设备忙 BUSY 检测端 1 写出 8255 的初始化程序片段 2 写出读取输入设备数据并存入内存 ES DI 指示单元的子程序 3 写出从 DS SI 指示的内存单元取出数据写到输出设备的子程序 4 已知 8255 的 PC7 接一上拉电阻 其对地连接一细长微型导线 A 与 B 之间 PC0 通过驱动接一蜂鸣器构成一简易防盗报警系统 如果微型导线被碰断 则 蜂鸣器发出报警声 蜂鸣器得电而响 直到导线被保安人为接上 报警的同时向输 出设备发送字符串 Grasp the burglar 通知值班人员采取措施 写出有关程序 1234 A B C D 4321 D C B A Title NumberRevisionSize A4 Date 10 Aug 2004Sheet of File F 一一 WJ 一一一一一一一 一一一一一 ddb Drawn By 1 2 3 4 5 6 11 12 8 U1 74F30 1 2 3 4 5 6 11 12 8 U2 74F30 4 5 6 U3B 74F32 D0 34 D1 33 D2 32 D3 31 D4 30 D5 29 D6 28 D7 27 PA0 4 PA1 3 PA2 2 PA3 1 PA4 40 PA5 39 PA6 38 PA7 37 PB0 18 PB1 19 PB2 20 PB3 21 PB4 22 PB5 23 PB6 24 PB7 25 PC0 14 PC1 15 PC2 16 PC3 17 PC4 13 PC5 12 PC6 11 PC7 10 RD 5 WR 36 A0 9 A1 8 RESET 35 CS 6 U4 8255 R2 10K VCC R1 1K BG 1 9013 BELL VCC N1 N2 M IO A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 RESET D7 D0 AB 输入设备 输出设备 READY BUSY WR RD A7 图 6 55 题 6 17 图 解 1 MOV AL 10011000B MOV DX 0FEFFH 控制口 OUT DX AL 2 MOV DX 0FEFEH C 口 WAITL IN AL DX Ready TEST AL 00100000B PC5 JZ WAITL 未准备好等待 MOV DX 0FEFCH A 口 IN AL DX 读输入设备数据 MOV ES DI AL 写入指定内存单元 3 MOV DX 0FEFEH C 口 WAITP IN AL DX TEST AL 01000000B PC6 BUSY JNZ WAITP MOV AL DS SI MOV DX 0FEFDH B 口 OUT DX AL 数据输出 4 START MOV DX 0FEFEH IN AL DX TEST AL 80H 判断 PC7 JNZ BEEP MOV DX 0FEFFH MOV AL 0 PC0 0 置复位命令字 OUT DX AL 取消报警 JMP START BEEP MOV DX 0FEFFH MOV AL 1 PC0 1 OUT DX AL 报警 MOV SI OFFSET STRINGS MOV CX 18 18 个字符 WAITB MOV DX 0FEFFH IN AL DX TEST AL 01000000B BUSY 1 JNZ WAITB MOV AL SI MOV DX OFEFDH B 口 OUT DX AL INC SI LOOP WAITB STRINGS DB Grasp the burglar 6 19 已知 8254 的端口地址为 9F0CH 9F0FH 外接时钟频率为 2MHz 利用 8254 的 OUT0 通道产生周期为 1ms 的方波 OUT1 产生最快的连续脉冲序列 周期为多少 OUT2 产生最大的负脉冲 建议方式 1 负脉冲的宽度为多少 试编制满足上述要求的 程序 解 1 满足要求的程序如下 MODEL SMALL CODE STARTUP MOV AL 00110110B CTC0 命令字 方波信号发生器方式 MOV DX 9F0FH 8254 控制口地址 OUT DX AL MOV DX 9F0CH CTC0 通道地址 MOV AX 2000 计数常数 2MHz 1000us 2000 OUT DX AL 实际收入低 8 位初值 MOV AL AH 取高 8 位 OUT DX AL 写高 8 位初值 MOV AL01010100B CTC1 命令字 速率发生器方式 MOV DX 9F0FH 8254 控制口地址 OUT DX AL MOV DX 9F0DH CTC1 通道地址 MOV AL 2 计数常数 2 最快 OUT DX AL 写初值 MOV AL10110010B CTC2 命令字 负脉冲信号发生器方式 MOV DX 9F0FH 8254 控制口地址 OUT DX AL MOV DX 9F0EH CTC2 通道地址 MOV AL 0 计数常数 0000 最大值 OUT DX AL 写初值 OUT DX AL EXIT END 2 OUT1 产生最快的连续脉冲序列 1 个周期为 2 个计数时钟 因此周期 1 2MHz 2 1us OUT2 产生最大的负脉冲 负脉冲的宽度为 65536 个计数脉冲周期 65536 1 2MHz 32768us 32 768ms 6 20 已知 8254 的 CLK0 接 5MHz 时钟 其端口地址为 280H 281H 282H 和 283H 系 统采用 16 位的 8086 1 画出 8254 与系统的连接图 译码电路自行设计 2 要在 OUT0 周期性地产生负脉冲宽度为 2ms 的信号作为定时中断请求信号 写出 初始化程序 3 若利用 8254 产生 1S 为周期的定时中断信号 说明实现方法 画出相应的连接图 并编写相应程序 1 由地址 280H 283H 知 地址不重