集成电路期末考试知识点答案

精品文档 1欢迎下载 1 1 哪一年在哪儿发明了晶体管 发明人哪一年获得了诺贝尔奖 1947 贝尔实验室 肖克来 波拉坦 巴丁 发明了晶体管 1956 获诺贝尔奖 2 世界上第一片集成电路是哪一年在哪儿制造出来的 发明人哪一年为此获得诺贝尔奖 Jack kilby 德州仪器公司 1958 年发明 2000 获诺贝尔奖 3 什么是晶圆 晶圆的材料是什么 晶圆是指硅半导体集成电路制作所用的硅晶片 材料是硅 4 目前主流集成电路设计特征尺寸已经达到多少 预计 2016 年能实现量产的特征尺寸是多 少 主流 0 18um 22nm 5 晶圆的度量单位是什么 当前主流晶圆的尺寸是多少 英寸 12 英寸 6 摩尔是哪个公司的创始人 什么是摩尔定律 英特尔芯片上晶体管数每隔 18 个月增加一倍 7 什么是 SoC 英文全拼是什么 片上系统 System On Chip 8 说出 Foundry Fabless 和 Chipless 的中文含义 代工 无生产线 无芯片 9 一套掩模一般只能生产多少个晶圆 1000 个晶圆 10 什么是有生产线集成电路设计 电路设计在工艺制造单位内部的设计部门进行 11 什么是集成电路的一体化 IDM 实现模式 设计制造和封装都集中在半导体生产厂家内进 行 12 什么是集成电路的无生产线 Fabless 设计模式 只设计电路而没有生产线 13 一个工艺设计文件 PDK 包含哪些内容 器件的 SPICE 参数 版图设计用的层次定义 设计规则和晶体管电阻电容等器件以及通孔焊盘 等基本结构版图 与设计工具关联的设计规则检查 参数提取 版图电路图对照用的文件 14 设计单位拿到 PDK 文件后要做什么工作 利用 CAD EDA 工具进行电路设计仿真等一系列操作最终生成以 GDS II 格式保存的版图文件 然后发给代工单位 15 什么叫 流片 像流水线一样通过一系列工艺步骤制造芯片 16 给出几个国内集成电路代工或转向代工的厂家 上海中芯国际 上海宏力半导体 上海华虹 NEC 上海贝岭 无锡华润华晶 杭州士兰 常州柏玛微 电子 17 什么叫多项目晶圆 MPW MPW 英文全拼是什么 将多个使用相同工艺的集成电路设计放在同一晶圆片上流片 完成后每个设计可以得到数十片 芯片样品 Multi Project Wafer 18 集成电路设计需要哪些知识范围 系统知识 电路知识 工具知识 工艺知识 19 对于通信和信息学科 所包括的系统有哪些 程控电话系统 无线通信系统 光纤通信系统等 信息学科 有各种信息处理系统 20 RFIC MMIC 和 M3IC 是何含义 射频电路 微波单片集成电路 毫米波单片集成电路 21 著名的集成电路分析程序是什么 有哪些著名公司开发了集成电路设计工具 SPICE 程序 Cadence Synopsis 和 Mentor Graphics 等公司 精品文档 2欢迎下载 22 从事逻辑电路级设计和晶体管级电路设计需要掌握哪些工具 逻辑 掌握 VHDL 或 Verilog HDl 等硬件语言描述及相应的分析和综合工具 晶体管 掌握 SPICE 或类似的电路分析工具 23 为了使得 IC 设计成功率高 设计者应该掌握哪些主要工艺特征 从芯片外延和掩膜制作 光刻 材料淀积和刻蚀 杂质扩散或注入 到滑片封装的全过程 24 SSI MSI LSI VLSI ULSI 的中文含义是什么 英文全拼是什么 SSI small scale integration 小规模集成电路 MSI Middle scale integration 中规模 集成电路 LSI large scale integration 大规模集成电路 VLSI very large scale integration 甚大规模集成电路 ULSI Ultra large scale integration 超大规模集成电 路 2 1 电子系统特别是微电子系统应用的材料有哪几类 导体 半导体 绝缘体 2 集成电路制造常用的半导体材料有哪些 硅 砷化镓 磷化铟 3 为什么说半导体材料在集成电路制造中起着根本性的作用 集成电路通常制作在半导体衬底材料上 集成电路的基本元件是依据半导体特性构成 4 半导体材料得到广泛应用的原因是什么 参杂 温度 光照都可以改变半导体导电能力 以及多种由半导体形成结构中 注入电流会发 射光 发光二极管 5 Si GaAs InP 三种基本半导体材料中 电子迁移率最高的是哪种 最低的是哪种 GaAs Si 6 在过去 40 年中 基于硅材料的多种成熟工艺技术有哪些 双极性晶体管 BJT 结型场效应管 J FET P 型场效应管 PMOS N 型场效应管 NMOS 互补型金属 氧化物 半导体场效应管 CMOS 和双极性管 CMOS BiCMOS 等 7 硅基最先进的工艺线晶圆直径已达到多少 0 13umCMOS 工艺制成的 CPU 运行速度已达多 少 12 英寸 2Ghz 8 为什么市场上 90 的 IC 产品都是基于 Si 工艺的 原料丰富 技术成熟 价格低 9 与 Si 材料相比 GaAs 具有哪些优点 1 GaAs 中非平衡少子饱和漂移速率大约是 Si 的 4 倍 2 在 GaAs 中 电子和空穴可直接复合 而 Si 不行 3 GaAs 中价带与导带之间的禁带为 1 43eV 大于 Si 的 1 11eV 10 GaAs 晶体管最高工作频率 fT 可达多少 而最快的 Si 晶体管能达到多少 150Ghz 几十 GHz 11 基于 GaAs 的集成电路中有哪几种有源器件 MESFET HEMT 和 HBT 三种有源器件 12 为什么说 InP 适合做发光器件和 OEIC InP 中电子与空穴的复合是直接进行的 13 IC 系统中常用的几种绝缘材料是什么 SiO2 SiON Si3N4 14 什么是欧姆接触和肖特基接触 在半导体表面制作金属层后 如果参杂浓度较高 隧道效应抵消势垒的影响形成欧姆接触 如 果参杂浓度较低 金属和半导体结合面就形成肖特基接触 15 多晶硅的特点 多晶硅是单质硅的一种形态 特性随结晶度与杂质原子而改变 应用广泛 精品文档 3欢迎下载 16 在 MOS 及双极型器件中 多晶硅可用来做什么 栅极 源极与漏极 或双极器件的基区与发射区 的欧姆接触 基本连线 薄 PN 结的扩散源 高值电阻等 17 什么是材料系统 由一些基本材料 如在 Si GaAs 或 InP 制成的衬底上或衬底内 用其它物质再生成一层或几 层材料 18 半导体材料系统 是指不同质的几种半导体 GaAs 与 AlGaAs Si 与 SiGe 等 组成的层结构 19 异质半导体材料的主要应用有哪些 制作异质结双极性晶体管 HBT 高电子迁移率晶体管 HEMT 高性能的 LED 及 LD 20 什么是半导体 绝缘体材料系统 半导体与绝缘体相结合的材料系统 21 晶体和非晶体的区别 晶体具有一定几何外形如硅和锗 非晶体无固定形状如玻璃 橡胶 22 什么是共价键结构 最外层的价电子不仅受到自身原子核的作用 还要受到相邻原子核的作用 这样每个价电子 就不局限于单个原子 可以转移到相邻的原子上去 这种价电子共有化的运动就形成了晶体中 的共价键结构 23 什么是本征半导体和杂质半导体 征半导体是一种纯净的 结构完整的半导体晶体 在本征导体中参入微量的杂质 就形成了杂 质半导体 N P 24 本征半导体有何特点 电子浓度与空穴浓度相同 热力学零度没有自由电子 载流子少 导电性差 温度稳定性差 25 杂质半导体中 多子和少子是如何形成的 在本征半导体中掺入少量的 3 价元素 如硼 铝或铟 有 3 个价电子 形成共价键时 缺少 1 个电子 产生 1 个空位 空穴为多数载流子 电子为少数载流子 在本征半导体中掺入少量的 5 价元素 如磷 砷或锑 有 5 个价电子 形成共价键时 多余 1 个电子 电子为多数载流子 空穴为少数载流子 26 什么是扩散运动 什么是漂移运动 扩散运动 由于 PN 结交界面两边的载流子浓度有很大的差别 载流子就要从浓度大的区域向 浓度小的区域扩散 漂移运动 进入空间电荷区的空穴在内建电场作用下向 P 区漂移 自由电 子向 N 区漂移 27 PN 结的主要特点是什么 单向导电性 28 双极型三极管三个区有什么不同 发射区的掺杂浓度远远高于基区和集电区 基区做的很薄 集电结的面积大于发射结的面积 29 双极型三极管有几种工作状态 每个状态 PN 结偏置情况如何 发射结正偏集电结反偏时为放大工作状态 发射结正偏集电结也正偏时为饱和工作状态 发射 结反偏集电结也反偏时截止工作状态 发射结反偏集电结正偏为反向工作状态 30 在放大状态下 三极管内部载流子传输过程是怎样进行的 发射结的注入 基区中的输运与复合和集电区的收集 31 为什么晶体管的反向工作状态一般不用 尤其是在集成电路中更是如此 由于晶体管的实际结构不对称 特别是在集成电路中 发射区嵌套在基区内 基区嵌套在集电 区内 发射结比集电结小很多反向电流放大倍数 R 比 F 小很多 32 MOS 管的核心结构是什么 导体 绝缘体与衬底的掺杂半导体这三层材料叠在一起构成 精品文档 4欢迎下载 33 根据形成导电沟道载流子类型的不同 MOS 管有几种类型 NMOS 和 PMOS 34 简述 PMOS 管的具体结构 半导体部分的结构包含由两个 P 型硅的扩散区隔开的 N 型硅区域 这层型硅区域之上覆盖了由 一个绝缘层和一个栅极的导电电极构成的夹层结构 两个 P 型硅的扩散区分别通过与金属导体 的欧姆接触 形成源极和漏极 35 简述 MOS 管的导电沟道是如何形成的 N 反型层与源漏两端的 N 型扩散层连通 36 什么叫阈值电压 阈值电压是否可变 阈值电压为负时称为什么电压 引起沟道区产生强表面反型的最小栅电压 称为阈值电压 V T 往往用离子注入技术改变沟 道区的掺杂浓度 从而改变阈值电压 夹断电压 37 对 NMOS 晶体管 注入何种杂质使阈值电压增加或降低 P 型杂质增加 N 型杂质降低 38 根据阈值电压不同 常把 MOS 器件分为几种 增强型和耗尽型 39 在 CMOS 电路里 MOS 管一般采用何种类型 增强型 40 为什么说 MOS 晶体管是一种电压控制器件 当栅源电压 VGS等于开启电压 VT时 器件开始导通 当源漏间加电压 VDS且 VGS VT时 由于源 漏电压和栅 衬底电压而分别产生的电场水平和垂直分量的作用 沿着沟道就出现了导电 源 漏电压 VDS 0 所产生的电场水平分量起着使电子沟道向漏极运动的作用 随着源漏电压的 增大 沿沟道电阻的压降会改变沟道的形状 41 MOS 管的 IDS 大小除与源漏电压和栅极电压有关外 还与哪些因素有关 源漏之间的距离 沟道宽度 开启电压 栅绝缘氧化层的厚度 栅绝缘层的介电常数 载流子 的迁移率 42 一个 MOS 管的正常导电特性可分为几个区域 夹断 线性 饱和 43 说明 MOS 管 线性区 沟道及漏极电流特点 弱反型区漏极电流随栅压的增大而线性增大 44 说明 MOS 管 饱和区 沟道及漏极电流特点 沟道强反型 漏极电流与漏极电压无关 45 用什么参数衡量 MOS 器件的增益 用 gm 衡量 MOS 器件的增益 3 1 外延生长的目的是什么 外延生长的方法有哪几种 用同质材料形成具有不同的掺杂种类及浓度而具有不同性能的晶体层 液态生长 气相外延生 长 金属有机物气相外延生长 分子束外延生长 2 什么是卤素传递生长法 它属于 4 种生长方法中的哪一种 把至少一种外延层组成元素以卤化物形式通过衬底并发生卤素析出反应从而形成外延层的过程 它属于气相外延生长法 3 液态生长有什么优缺点 最简单最廉价但其外延层的质量不高 4 金属有机物气相外延生长和一般的气相外延生长的最大区别是什么 它是一种冷壁工艺 只要将衬底控制到一定温度就行了 5 分子束外延生长有什么特点 精品文档 5欢迎下载 只能在超真空中进行且量产较低 在 GaAs 基片上生长无限多外延层 可以控制参杂的深度和 精度到纳米级 6 什么是掩模 掩模与集成电路制造有什么关系 制做掩模的数据从哪儿来 掩膜是涂有特定图案的铬薄层 60 80nm 的均匀平坦的石英玻璃薄片 一层掩膜对应一块 IC 的一层材料的加工 版图 7 掩模制作方法有哪些 图案发生器方法 X 射线制版 电子束扫描法 8 什么是整版接触式曝光 掩模尺寸和晶圆尺寸相同 并直接与光刻胶胶层接触进行曝光 9 什么是光刻 光刻的作用是什么 光刻的主要流程有哪些 光刻就是通过一系列生产步骤 将晶圆薄膜的特定部分去除的工艺 作用是把掩膜上的图型转 换成晶圆上的器件结构 流程有晶圆涂光刻胶 曝光 显影 烘干 10 负性和正性光刻胶有什么区别和特点 特点 光刻胶都对大部分可见光灵敏 对黄光不灵敏 区别 负性光刻胶使用时 未感光部 分被适当的溶剂刻蚀 而感光部分留下 所得图形与掩膜版图形相反 正性光刻胶所得图形与 掩膜板图案相同 11 光刻的曝光方式有几种 各有何特点 接触和非接触两种 非接触分为接近式和投影式 接触式 精确度高 但掩膜易磨损 消耗 大 非接触式 接近式 解决了磨损问题 但分辨率下降 投影式 分辨率高 不存在掩膜 磨损问题 但生产量不高 12 接触曝光方式的关键技术有哪些 它的主要优缺点是什么 需要一股很粗的光束 一个很大的透镜 以及一套良好的光学系统 精确度较高但非理想接触 导致 LSI 芯片合格率不高 掩膜和晶圆每次接触都会产生磨损 掩膜消耗大 13 什么是非接触曝光方式 掩膜与晶圆不接触的光刻方式 分为接近式和投影式两种 14 氧化的目的是什么 利用硅独有的特性制造薄到几十埃 只有几个原子层 的栅氧化层 15 为什么说栅氧化层的生长是非常重要的一道工序 氧化层的厚度决定了晶体管的电流驱动能力和可靠性 其精度必须控制在几个百分点以内 16 淀积的主要作用是什么 生成器件制造所需的材料 17 什么是刻蚀 什么是湿法刻蚀 湿法刻蚀有什么缺点 刻蚀即光刻腐蚀 就是通过光刻将光刻胶进行光刻曝光处理 然后通过其他方式实现腐蚀以处 理掉所需除去的部分 湿法刻蚀首先要用含有可以分解表面薄层的反应物的溶液浸润刻蚀面 抗蚀剂中的小窗口会由于毛细作用而使得接触孔不能被有效浸润 被分解的材料不能被有效从 反应区中清除 18 什么是干法刻蚀 干法有几种刻蚀方法 用等离子体对薄膜线条进行刻蚀的一种新技术 分为等离子体刻蚀 反应离子刻蚀 RIE 磁增强反应离子刻蚀 高密度等离子刻蚀等类型 19 掺杂的目的是什么 掺杂在何时进行 惨杂方法有哪几种 改变半导体的导电类型 形成 N 型层或 P 型层 以形成双极型晶体管及各种二极管的 PN 结 或改变材料电导率 掺杂可与外延生长同时或者其后进行 热扩散掺杂和离子注入法两种 20 离子注入法有哪些优点 精品文档 6欢迎下载 掺杂的过程可通过调整杂质剂量及能量来精确控制杂质分布 可进行小剂量和极小深度的掺杂 较低的工艺温度 故光刻胶可用作掩膜可供掺杂的离子种类较多 离子注入法也可用于制作隔 离岛 4 1 说明用硅材料采用 CMOS 工艺可形成哪些元件 电路形式以及可达到的电路规模 可形成 D N P MOS R C L 元件 可以形成 CMOS 或 SCL 电路形式 可达到 ULSI 和 GSI 的 电路规模 2 集成电路特别是逻辑集成电路技术的类型有哪些 以双极性硅为基础的 ECL 技术 PMOS 技术 NMOS 技术 双极性硅或硅锗异质结晶体管加 CMOS 的 BiCMOS 技术和 GaAs 技术 3 为什么说速度和功耗是每一种工艺两个最重要的特性 功耗越低越省钱 速度越快越省时 4 在各种工艺中 哪种工艺的速度最高 哪种工艺的功耗最小 GaAs 速度高 CMOS 功耗小 5 双极型硅工艺的特点是什么 有哪些主要应用 高速度 高跨导 低噪声及阈值易控制 低噪声高灵敏度放大器 微分电路 复接器 振荡器 6 典型双极型硅工艺中的硅晶体管存在哪些问题 由于 B E 结与基极接触孔之间的 P 型区域而形成较大的基区体电阻 集电极接触孔下 N 区域导 致较大的集电极串联电阻 因 PN 结隔离而形成较大的集电极寄生电容 7 双极型晶体管的最高速度取决于哪些因素 通过基区到集电极耗尽层的少数载流子的传输速度 主要器件电容 向寄生电容充放电的电流 大小 8 超高频 Si 双极型晶体管的截止频率 f T 已达多少 40GHz 9 什么是异质结 按照两种材料的导电类型不同 异质结可分为哪些类型 异质结形成的条 件是什么 制造异质结的技术通常有哪些 两种不同的半导体相接触所形成的的界面区域 按照材料的导电类型分为同型异质结和异型异 质结 两种半导体有相似的晶体结构 相近的原子间距和热膨胀系数 利用界面合金 外延生 长 真空淀积等技术 10 异质结有什么特点 它适宜于制作哪些器件 量子效应 迁移率变大 奇异的二度空间特 性 人造材料工程学 发光组件 镭射二极管 异质结构双极晶体管 高速电子迁移率晶体管 11 晶体管的两个重要参数是什么 各代表什么意义 12 为什么 GaAs 同质结双极型晶体管的性能很难达到或超过硅基 BJT 的性能 它的空穴迁移率低于硅的空穴迁移率 13 为什么采用 AlGaAs GaAs 异质结结构制造的双极型晶体管 HBT 具有好的性能 异质结双极性晶体管的发射极效率主要由禁带宽度差决定 几乎不受掺杂比的限制 14 InP InGaAs HBT 具有什么特点 高速度 低功耗 15 目前 III V 族化合物构成的高速 HBT 可达到那些性能 它们的 f T 和 fmax 已分别超过 150Ghz 和 200GHz 精品文档 7欢迎下载 16 Si SiGe 材料系统的 HBT 工艺取得了那些长足进步 截止频率大于 100GHz 的 SiGe HBT 已成功实现 已经开发出包含 fmax 60GHz 的 SiGe HBT 和 0 25 m 的 CMOS 器件的 SiGe BiCMOS 17 HBT 的主要优点是什么 适于何种应用 HBT 具有很强的电流驱动能力 适用于模拟信号的功率放大和门阵列逻辑的输出缓冲电路设计 18 MESFET 的有源层是如何形成的 它的导电沟道是如何控制的 有源层可以采用液相外延 气相外延 分子束外延和离子注入形成 在栅极上加电压 内部的 电势就会被增强或减弱 从而使沟道的深度和流通的电流得到控制 19 为什么说栅长是 MESFET 的重要参数 对 MESFET 的控制主要作用于栅极下面的区域 20 进一步提高 MESFET 性能的措施是什么 改进有源层的导电能力 21 高电子迁移率晶体管 HEMT 速度高的主要原因是什么 器件在晶体结构中存在着类似于气体的大量可高速迁移电子 即二维电子气 22 二维电子气是如何形成的 当半导体表面上加一个与表面垂直的电场 在表面附近形成电子势阱 就会积累起大量的电子 23 亚微米 深亚微米和纳米的具体范围是多少 把 0 35 0 8 m 及以下称为亚微米级 0 25um 及其以下为深亚微米 0 05um 及其以下称为纳米 级 24 什么情况下器件的栅极通常要考虑采用蘑菇型即 T 型栅极 栅长小于 0 3um 25 什么是赝晶或赝配 HEMT 因为 In 原子的晶格常量比 Ga 原子的大 因此 GaInAs 与 GaAs 或 AlGaAs 层之间存在着晶格不 匹配的现象 26 由 Si SiGe 材料系统研制的 HEMT 取得了哪些进展 在 300K 和 77K 温度下 N 沟道 HEMT 的跨导分别达到 400mS mm 和 800mS mm P 沟道 HEMT 的跨 导达到 170mS mm 或 300mS mm 27 HEMT 有更高截止频率更高跨导和更低噪声的原因 它的主要应用领域是什么 HEMT 有源层中 没有施主与电子的碰撞 毫米波电路和光纤通信的超高速电路 28 与 Si 三极管相比 MESFET 和 HEMT 存在哪些缺点 1 跨导相对低 2 阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度 3 驱动电流小 4 阈值电压变化大 29 MOS 工艺包括有哪几种 MOS 工艺的重要参数是什么 什么是特征尺寸 PMOS NMOS COMS BiCMOS 沟道载流子特性 栅极材料 金属层数 特征尺寸 工艺可以实 现的平面结构的最小尺寸 30 铝栅 MOS 工艺的缺点是什么 制造源 漏极与制造栅极采用两次掩膜步骤 不容易对齐 31 铝栅重叠设计方法虽然可解决铝栅 MOS 工艺的缺点 但还存在哪些缺点 CGS CGD 都增大了 栅极增长 管子尺寸变大 集成度降低 32 什么是自对准技术 将两次 MASK 步骤合为一次 让 D S 和 G 三个区域一次成形 33 硅栅工艺有哪些优点 自对准 无需重叠设计减小了电容提高了速度 减小了栅 源 漏极尺寸增加集成度 增加电路 可靠性 精品文档 8欢迎下载 34 为什么 NMOS 工艺优于 PMOS 工艺 N 沟道 FET 的速度将比 P 沟道 FET 快 2 5 倍 35 给出 FET 的不同分类方法 按衬底材料有 Si GaAs InP 按场形成结构有 J MOS MES 按载流子类型有P N 按沟 道形成方式区分有 E D 36 CMOS 工艺是如何在一种衬底材料上实现不同类型场效应晶体管的 阱有几种类型 每种 类型可制作什么类型的场效应管 NMOS 晶体管是 P 型硅衬底上的 而 PMOS 晶体管是做在 N 型硅衬底上的 通过在硅衬底上制作 一块反型区域就能将两种晶体管做在同一个硅衬底上 两种类型 N 阱和 p 阱 NMOS 管和 PMOS 管 37 CMOS 包括哪几种具体工艺 P 阱 CMOS 工艺 N 阱 CMOS 工艺和双阱 CMOS 工艺 38 什么是 BiCMOS BiCMOS 的特点是什么 BiCMOS 工艺技术是将双极型与 CMOS 器件制作在同一芯片上 BiCMOS 的特点是结合了双极型器件的高跨导 强驱动和 CMOS 器件高集成度 低功耗的有优点 使它们互相取长补短 发挥各自优点 从而实现了高速 高集成度 高性能的超大规模集成电 路 39 BiCMOS 有几种类型 每种类型有什么特点 以 CMOS 工艺为基础的 BiCMOS 工艺和以双极工艺为基础的 BiCMOS 工艺 以 CMOS 工艺为基础的 BiCMOS 工艺对保证 CMOS 器件的性能比较有利 以双极工艺为基础的 BiCMOS 工艺对提高保证双极器件的性能有利 40 哪种 BiCMOS 工艺用的较多 为什么 双极工艺为基础的 BiCMOS 工艺用的多 影响 BiCMOS 器件性能的主要部分是双极部分 41 以 P 阱 CMOS 工艺为基础的 BiCMOS 工艺存在哪些缺点 由于 NPN 晶体管的基区在 P 阱中 所以基区的厚度太大 使得电流增益变小 集成电路的串联电阻很大 影响器件性能 NPN 管和 CMOS 管共衬底 使得 NPN 管只能接固定电位 从而限制了 NPN 管的使用 42 以 N 阱 CMOS 工艺为基础的 BiCMOS 工艺有哪些优缺点 工艺中添加了基区掺杂的工艺步骤 这样就形成了较薄的基区 提高了 NPN 晶体管的性能 制作 NPN 管的 N 阱将 NPN 管和衬底自然隔开 这样就使得 NPN 晶体管的各极均可以根据需要进 行电路连接 增加了 NPN 晶体管应用的灵活性 缺点 NPN 管的集电极串联电阻还是太大 影响双极型器件的驱动能力 43 分别画出标准 P 阱 CMOS 工艺和 N 阱 CMOS 工艺为基础的 BiCMOS 工艺实现器件结构剖面图 并说明各自优缺点 精品文档 9欢迎下载 P 阱 CMOS NPN 结构剖面图 BCE N N P P PMOS P SUB NMOS N N P N阱 N阱 纵向NPN N 阱 CMOS NPN 体硅衬底结构剖面图 5 1 集成电路中 有源器件是指哪些种类的晶体管 BJT HBT PMOS NMOS MESFET 和 HEMT 2 什么是 CMOS 工艺 同时制造出包含互补的 P 型和 N 型两种 MOS 原件的一种工艺过程 3 MOS 管的实际组成是什么 基本参数是什么 由两个 PN 结和一个 MOS 电容组成的 基本的参数是 Lmin Wmin 和 tox L MOS 工艺的特 征尺寸 feature size W 栅极的宽度 tox 为 MOS 电容的厚度 4 给出 MOS 管的伏安特性曲线 5 为什么说 MOS 电容的组成复杂 MOS 管有多层介质 在栅极电极的下面有一层 SIO2 介质 SIO2 下面是 P 型衬底 衬底比较厚 衬底电极同衬底之间必须是欧姆接触 精品文档 10欢迎下载 6 给出 MOS 电容与外加电压变化关系的曲线 7 按 MOS 沟道随栅压正向和负向增加而形成或消失的机理 存在着哪两种类型的 MOS 器件 耗尽型 在 VGS 0 时导电沟道已经存在 增强型 当 VGS 正到一定程度才会导通 8 阈值电压 VT 与衬底掺杂浓度是什么关系 采取什么方式或手段以调整 VT 大小 影响 VT 的其它因素有哪些 MOS 管的阈值电压 VT 与衬底的掺杂浓度 Na 密切相关 掺杂浓度越大 VT 的值越大 用离子 注入的方法可以控制 Na 从而调整必要的 VT 的值 材料的功函数之差 SIO2 层中的可移动的 正离子 氧化层中固定电荷 界面势阱 9 什么是 MOS 管的体效应 衬底接地 但是源极未接地 将而影响 Vt 值 10 MOS 管的哪些参数随温度变化 如何变化 沟道中载流子的迁移率 和阈值电压 VT 随温度 所以 T 升高 gm 降低 阈值电压的绝对值同 样是随着温度的升高而减小 11 MOS 管的主要噪声是什么 分别是如何产生的 如何减小 热噪声 闪烁噪声 热噪声是由沟道内载流子的无规则热运动造成 闪烁噪声由沟道处 SiO2 与 Si 界面上电子的充放电而引起 增加 MOS 的栅宽和偏置电流可以减小期间的热噪声 增加 栅长可以减小闪烁噪声 12 MOS 管尺寸缩小对器件性能有哪些影响 减小 L 和 tox 提高 MOSFET 的电流控制能力 减小 W 将减小输出功率和电流控制能力 同时减 小 Ltox 和 W 将保持 Ids 不变和提高电路集成度 13 阈值电压 VT 的功能是什么 降低 VT 的措施有哪些 功能 在栅极下面的 SI 区域中形成反型层和克服二氧化硅介质上的压降 措施 采用高电阻 率的衬底降低衬底中的杂质浓度和减小二氧化硅介质的厚度 tox 14 MOS 管的动态特性是什么 受哪些因素影响 尺寸缩小对动态特性的影响是什么 动态特性即速度 受电流源 Ids 的驱动能力即跨导的大小 RC 时间常数 充放电的电源电压的 高低决定 影响 器件速度提高 15 按比例缩小的三种方案是什么 采用恒电场缩减方案 缩减因子为 时的优点是什么 恒电场 恒电压 准恒电压 优点 电路密度增加到 1 a 2 功耗降低 1 a 2 器件时延降低 a 倍即器件速率提升 a 倍 线路上延迟不变 优值增加 a 2 倍 精品文档 11欢迎下载 16 器件产生二阶效应的原因有哪些 二阶效应的主要表现有哪些 原因 器件尺寸减小 但电源电压还保持原值 5V 或 3 3V 平均电场强度增加 管子尺寸 很小时 管子边缘相互靠近将产生非理想电场 表现 L 和 W 变化 迁移率退化 沟道长度调制 效应 短沟道效应引起阈值电压的变化 窄够到效应引起的阈值电压的变化 6 1 建立器件模型的目的是什么 进行电路模拟 2 建立器件模型的方法有哪些 各有什么特点 建立在器件物理原理基础上的模型 如 SPICE 特点 必须知道器件的内部工作原理 模型参 数与物理机理密切相关 故参数适应范围较大 但参数的测定和计算通常比较麻烦 根据输入 输出外特性来构成的模型 IBIS 特点 只需了解电路的工作原理 不必了解具体 器件的内部机理 模型参数可通过直接测量获得 缺点是模型参数适用的工作范围窄 并且与 测试条件有关 3 SPICE 模型是如何建立的 其优缺点是什么 SPICE 模型是建立在电路基本元器件的工作机理和物理细节上 优点 可以 精确的在电路器件 一级仿真系统测试工作特性和验证系统逻辑功能 能精确计算出静态和动态工作特性而用来进 行系统级的信号完整分析 缺点 SPICE 模型是晶体管一级的模型 对于大规模集成电路 仿 真速度必然很慢 SPICE 涉及到许多集成电路设计方面的细节 一般的集成电路厂商都不愿意 提供而限制其广泛使用 4 SPICE 的英文全拼是什么 最初是由谁开发的 何时成为美国国家工业标准的 主要用于 哪方面 SPICE Simulation Program with Integrated Circuit Emphasis 最初由美国加州伯克利分 校开发的 1988 年被定为美国国家工业标准 主要用于 IC 模拟电路 数模混合电路 电源 电路等电子系统的设计和仿真 5 比较常见的其它版本的仿真软件有哪些 哪些公司开发的 Spice 最为著名 比较常见的 Spice 仿真软件有 Hspice Pspice Spectre Tspice SmartSpice IsSpice 等 其中以 Synopsys 公司的 Hspice 和 Cadence 公司的 Pspice 最为著名 6 集成电路中的无源器件有哪些 互联线 电阻 电容 电感 传输线等 7 各种互连线设计应注意哪些方面 减小损耗和电路面积赢缩短互连线 为提高集成度互连线应以制造工艺提供的最小宽度设计 在连接线要传输大电流时 应估计其电流容量并保留足够的裕量 制造工艺提供的多层金属能 有效地提高集成度 在微波和毫米波范围内 应注意互联线的趋肤效应和寄生参数 在某些情 况下 可有目的地利用互连线的寄生效应 8 集成电路中形成电阻有几种种方式 各种电阻有什么特点 晶体管结构中不同材料层的片式电阻 能实现从 10 欧姆到十几千欧姆范围 但是电阻值随温 度和工艺变化较大 专门加工制造的高质量高精度电阻 通常将镍和铬金属共同蒸发形成的薄 膜电阻 电阻值通常有镍铬层的宽 长和方块电阻确定 范围是 20 到 2000 欧姆 可以用互连 精品文档 12欢迎下载 线的传导电阻实现相对较低的电阻 高频时必须考录电阻寄生参数 有源电阻 在实际的应用 中 根据接入方法的不同 以及节点信号变化的关系不同 将表现出不同特性 9 高频时电阻的等效电路是什么 每个等效元件有什么含义 C1和 C2代表欧姆接触孔对地的电容 Cp代表两个欧姆接触孔间的电容 10 什么是有源电阻 哪些器件可担当有源电阻 采用晶体管进行适当的连接并使其工作在一定的状态 利用它的直流导通电阻和交流电阻作为 电路中的电阻元件使用 双极性晶体管和 MOS 晶体管 11 用 MOS 管作有源电阻 器件工作在什么状态 饱和状态 12 在高速集成电路中 实现电容的方法有几种 4 种 利用二极管和三极管的结电容 利用叉指金属结构 利用金属 绝缘体 金属 MIM 结构 利用多晶硅 金属 绝缘体 多晶硅结构 13 什么是自谐振频率 实际使用时应注意什么 LC f 2 1 0 当容性阻抗等于感性阻抗时的频率 经验准则是电容应工作在 f0 3 以下 14 集成电路中集总电感有几种形式 2 种 单匝线圈和圆形 方形或其他螺旋形多匝线圈 15 提高电感品质因数的措施有哪些 使用镀银铜线减小高频电阻 用多股的绝缘线代替具有同样总截面的单股线减小肌肤效应 使 用介质损耗小的高频陶瓷为骨架减小介质损耗 16 用传输线作电感的条件是什么 使用长度l 4 的短电传输线 微带或共面波导 或者使用长度在 4 l 4 范围内的开路传输 线 17 集成电路设计中的分布元件主要指哪些 传输线的主要功能是什么 包括微带 Micro strip 和共面波导 CPW Coplane Wave Guide 型的传输线 功能 传输信号 和构成电路元件 18 微带线设计时需要的电参数主要有哪些 电参数 阻抗 衰减 无载 Q 波长 延迟常数 19 形成微带线的基本条件是什么 介质衬底的背面应该完全被低欧姆金属覆盖并接地 使行波的电场主要集中在微带线下面的介 质中 20 相对于微带线 CPW 的优缺点是什么 精品文档 13欢迎下载 优点 工艺简单 费用低 因所有接地线均在上表面而不需接触孔 在相邻 CPW 之间有更好的 屏蔽 因此有更高的集成度和更小的芯片尺寸 比金属孔有更低的接地电感 低的阻抗和速度 色散 缺点 衰减相对高一些 在 50GHz 时 CPW 的衰减时 0 5dB mm 由于厚的介质层导热能力差 不利于大功率放大器的实现 21 给出二极管的直流等效电路模型并说明各等效元件的含义 Cj 和 Cd 分别代表 PN 结的势垒电容和扩散电容 RS代表从外电极到结的路径上通常是半导体 材料的电阻 称之为体电阻 22 二极管的噪声模型中有哪些噪声 热噪声 闪烁噪声和散粒噪声 23 双极型晶体管的 EM 模型是由谁于哪一年提出的 Ebers 和 Moll 于 1954 年提出的 24 双极型晶体管的 GP 模型是由谁于哪一年提出的 1970 年 H K Gummel 和 H C Poon 提出的 25 美国加州伯克利分校在 20 世纪 70 年代末推出的 SPICE 软件中包含的三个内建 MOS 场效 应管模型是什么 1 级模型通过电流 电压的平方律特性描述 2 级模型是一个详尽解析的 MOS 场效应管模型 3 级模型是一个半经验模型 26 基于物理的深亚微米 MOSFET 模型是什么 哪一年推出的 模型考虑了哪些内容 MOSFET BSIM3V3 模型是 1995 年 10 月 31 日由加州伯克利分校推出的基于物理的深亚微米 MOSFET 模型 内容 1 阈值电压下降 2 非均匀掺杂效应 3 垂直电场引起的迁移率下降 4 载流子极限漂移速度引起的沟道电流饱和效应 5 沟道长度调制 6 漏源电压引起的表 面势垒降低而使阈值电压下降的静电反馈效应 7 衬底电流引起的体效应 8 亚阈值导通效 应 9 寄生电阻效应 8 1 什么是集成电路版图 它包含了哪些信息数据 版图与掩模有什么关系 集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形 包含了集成电路尺寸大 小 各层拓扑定义等有关器件的所有物理信息 制造厂家根据版图的这些信息来制造掩膜 2 举例说明集成电路版图设计软件有哪些 精品文档 14欢迎下载 Cadence Columbia IC Station SDL 熊猫系统 3 画版图时所给出的工艺层与芯片制造时所需要的掩模层有什么关系 掩膜层是由抽象工艺层给出的版图数据经过逻辑操作 与 或 取反等 获得 4 为什么要求设计者在版图设计时必须遵循一定的设计规则 设计规则是由谁提供的 确保器件正确工作并提高芯片的成品率 设计规则由生产厂家提供 5 设计规则有几种 分别是什么 为什么以 为单位的设计规则更加实用 两种 以 m 和以 为单位 以 为单位的设计规则是一种相对单位 选用 为单位的设 计规则可以与 MOS 工艺成比例缩小相关联 人们可以通过对 值的重新定义很方便地将一种 工艺设计版图改变为适合另一种工艺的版图 大大节省了集成电路开发时间和费用 6 集成电路版图上的基本图形通常是什么 正多边形 7 设计规则主要有哪些 设计规则中的最小宽度 最小间距和最小交叠分别指什么 并用图 形加以说明 各层最小宽度和层与层的最小间距 最小宽度指封闭几何图形的内边之间的距离 最小间距指 各几何图形外边界之间的距离 最小交叠指一几何图形内边界到另一几何图形的内边界长度或 者是一几何图形的外边界到另一图形的内边界长度 8 为了将设计规则条理化 通常将其编成 xx yy 形式的代码 说明代码的含义 xx 表示版图层 yy 表示序号 9 什么是图元 它与元件有什么区别 图元 工艺能够制造的有源元件和无源元件的版图作为工艺图形单元 区别 图元可以是一些 不具有电路功能的图形组合 10 MOS 管是图元之一 它的可变参数有哪些 栅长 栅宽 栅指数 11 在集成电路设计过程中 经常会遇到多个晶体管串联或并联的情况 说明串联和并联如何 连接 各有什么特点 并联 晶体管的 D 端相连 S 端相连 串联 晶体管的 S 端和另外一个 晶体管的 D 端相连 12 常用的集成电阻有哪些 说明方块电阻的含义 多晶硅电阻 阱电阻 MOS 管电阻 导线电阻 方块电阻是指一个正方形的薄膜导电材料边到 边之间的电阻 13 为了形成具有一定阻值的多晶硅电阻 对多晶硅的掺杂有何要求 轻掺杂 14 为什么用阱可实现大阻值电阻 阱电阻在什么情况下呈非线性 阱是低参杂的 方块电阻较大 有外加电压时 15 MOS 管电阻具有什么特点 精品文档 15欢迎下载 它是一个可变电阻 其变化取决于各极电压的变化 16 多晶硅导线电阻和扩散区导线电阻有什么特点 多晶硅导线的典型值为 10 15 扩散区导线的典型值 20 30 17 常用的集成电容有哪些 MOS 电容的大小取决于哪些参数 多晶硅 扩散区电容 多晶硅 多晶硅电容 MOS 电容 夹心电容 MOS 电容大小取决于面积 氧化层的厚度 氧化层的介电常数 18 寄生 PNP 三极管有什么特点 集电极 C 电压受到限制 须接地 基区宽度 WB 没有很好控制 电流增益差别较大 结构上的 两个主要参数 基区宽度 WB 和 BE 结面积 A 19 为什么设计者在设计高频数字电路 高性能模拟电路以及所有的射频电路时还应掌握一定 的版图设计准则 准则可以指导版图设计者采用合适的版图设计技术来提高电路的匹配性能 抗干扰性能和高频 工作性能等 尤其对于高性能的模拟电路和射频电路模块来说合理的版图设计是获得高性能的 前提条件 20 为什么同一芯片上的集成元件可以达到比较高的匹配精度 由于芯片面积很小且经历的加工条件几乎相同 21 什么是随机失配 如何减小随机失配 元器件的随机失配原因有哪些 随机失配是指由于元器件尺寸 掺杂浓度 氧化层厚度等影响元器件特性的参量发生微观波动 所引起的失配 选择合适的元器件值和尺寸来减小 元器件周围随机波动和元器件所在区域随 机波动 22 什么是系统失配 如何减小系统失配 系统失配的主要原因有哪些 系统分配是指由于工艺偏差 接触孔电阻 扩散区之间的相互影响 机械压力和温度梯度 工 艺参数梯度等引起的元器件失配 通过版图设计技术来降低 工艺偏差 接触孔电阻所占比例 不同 多晶硅刻蚀速率的变化 扩散区的相互影响 梯度效应 23 为了降低系统失配 在版图设计时可采取哪些技术 单元元器件复制技术 在元器件周围增加 哑 单元 要求匹配元器件直接的距离尽量接近并 且摆放方向相同 公用中心设计法 24 为什么通常都将 哑 单元连接到某一个固定电势而不悬空 悬空容易造成静电积累给芯片带来干扰性问题 25 采用公用重心设计法使匹配器件完全不会受到梯度影响的条件是什么 某些工艺参数的梯度沿水平方向或者垂直方向是线性的 26 采用版图匹配设计技术后可提高元器件的匹配性能 但会带来哪些不利因素 增加芯片面积 布线比较困难 连线的寄生效应限制匹配精度 27 为什么数字模块和模拟模块在同一衬底上实现容易产生数字模块干扰模拟模块 数字模块常常会在电源线和地线上产生脉冲干扰 模块放大器对此干扰较为敏感 导致两者之 间产生耦合 28 解决数模信号之间串扰的措施有哪些 1 可以将模拟和数字电源地分离 2 可以将模拟电路和数字电路 模拟总线和数字总线应尽量 分开而不交叉混合 3 根据各模拟单元的重要程度 决定其与数字部分的间距的大小顺序 29 干净 的地是什么样地 单独接出 不与其它器件共用的地 精品文档 16欢迎下载 30 为什么在敏感模拟信号线周围插入了接地的同层金属线就可防止电磁干扰 周围互连线上的电磁场会在这些接地的同层金属线上截止 而不会干扰敏感模拟信号线 31 采用屏蔽技术会带来哪些缺点 布线变复杂 信号线与地线间的寄生电容增加 32 通过滤波电容进行抗干扰 滤波电容一般加在哪些地方 电源线上和版图空余地方 33 在集成电路芯片中 寄生效应会降低电路的哪些性能 电路的噪声 速度 功耗 34 对于晶体管来说 降低寄生效应的版图设计技术有哪些 尽量减小多晶做导线的长度 采用导电率较好的金属来布线 35 对于接触孔进行寄生优化的措施是什么 采用多个均匀分布的最小孔并联的方法来减小孔寄生电阻和提高孔的可通过电流能力 36 芯片的可靠性问题一般指哪些 天线效应 Latch Up 效应和静电放电 ESD 保护 37 什么是天线效应 当大面积的金属 M1 与栅极相连时 金属就会作为一个天线 在金属腐蚀过程中收集周围游离 的带电离子 增加金属上的电势 进而使栅电势增加 一旦电势增加到一定程度 就会导致栅 氧化层击穿 38 什么是 Latch Up 效应 如果由于某种原因使得两个晶体管进入有源工作区 电路又形成一个很强的正反馈 则寄生双 极型晶体管将导通大量的电流 导致电路无法正常的工作 39 什么是静电放电过程 ESD 为什么说 ESD 防护电路的设计是集成电路设计中一个非常 重要的问题 集成电路中的什么部位最需要 ESD 防护 两个不同静电电势的物体相互靠近时 两个物体之间会发生静电电荷的转移的过程 外界物体 接触芯片的 150ns 放电过程中 会产生非常高的瞬态电流和电压 可能造成集成电路芯片失效 因此 ESD 防护电路是重要的问题 集成电路中接到 MOS 晶体管栅极的 PIN 更需要 ESD 保护 40 电学设计规则的作用是什么 它与几何设计规则的区别是什么 作用 1 是将具体的工艺参数及其结果抽象出电学参数 是电路与系统设计 模拟的依据 2 为合理的选择版图布线提供依据 区别 手工设计集成电路或单元中 几何设计规则是图形编 辑的依据 电学设计规则是分析计算的依据 VLSI 设计中 几何设计规则是系统生成版图和 检查版图错误的依据 电学设计规则是设计系统预测电路性能的依据 41 Cadence 公司的 EDA 产品有哪些功能 系统级设计 功能验证 IC 综合及布局布线 模拟混合信号及射频 IC 设计 全制定集成电路 设计 IC 物理验证 PCB 设计和硬件仿真建模 42 一个完整的全定制设计环境包含哪些部分 设计资料库 电路编辑环境 电路仿真工具 版图设计工具 版图验证工具 43 一个设计一般需要 Cadence 中的哪些工具 电路图设计工具 电路模拟工具 版图设计工具 版图验证工具 44 怎样考虑芯片的版图布局 布局图应尽可能