微机原理课件-第6章.ppt

1 第6章 输入输出和中断技术 2 6 接口 计算机外部设备种类较多 有机械的 电子的 机电和磁电相结合的 如键盘 磁盘 打印机 显示器等 外设的信号种类 数字量 模拟量 开关量等需要解决的问题 传送速度的匹配 信号形式的匹配 信号电平和驱动能力 信息格式 时序匹配 3 如果高速的微处理器与外设能够协调的工作 就要有一个具有数据缓冲和锁存能力 数据格式转换能力 提供外设状态和定时控制能力的连接电路 我们把它叫做输入输出接口 4 2 接口功能 1 I O接口地址译码CPU通过地址来选择设备 设备的接口必须具备地址译码的能力 产生设备选中信号 2 数据的输入输出CPU与外设交换的信息有三种 数据 状态 控制信息 CPU通过接口输入输出数据 检测和管理外设的工作状态 设备通过接口向CPU发中断请求 3 命令 数据 状态的缓冲与锁存CPU与设备的速度差异 使接口应具备数据锁存与缓冲的能力 保证CPU与设备之间信息交换的同步 4 信息格式 电平的转换完成数据的串 并 并 串 数字量 模拟量 模拟量 数字量之间的转换 5 数据缓存器DR 状态寄存器SR 控制寄存器CR CPU I O设备 数据 状态 控制 数据 地址 IO M IOR IOW 控制逻辑 数据缓冲器 CPU与外设交换数据信息 也叫数据端口 状态寄存器 保存外设当前的状态信息 也叫状态端口 控制寄存器 CPU向外设发出的控制信息 也叫控制端口 3 接口的基本结构 6 6 1 2I O接口的编址方式 常用的编址方式有两种 与存储器统一编址方式 I O端口独立编址方式 一 与存储器统一编址将存储器的存储单元与外设的端口统一编址 即一个端口与一个存储器单元等同看待 通常为一个外设的各个端口分配连续的地址 优点 可以用访问内存的方法来访问I O端口 所有用于内存的指令都可以用于外设 不需要专门的I O指令 缺点 外设占用了部分地址空间 减少了内存可用的地址范围 7 二 I O端口独立编址 内存地址空间和外设地址空间是相互独立的 访问I O端口有专门的控制信号 CPU采用专用指令对I O端口进行访问 IN OUT 8 5V 时钟发生器 RES 8284 CLK RESET 8088 IO M RD WR ALE A19 A16 A15 A8 AD7 AD0 DT R DEN STB OE STB OE STB OE 8282 8282 8282 8286 OE T IO M RD WR A19 A16 A15 A8 A7 A0 D7 D0 系统总线信号 8088 5V MN MX READY 9 10 8088CPU采用了I O端口独立编址方式 它使用地址信号线A0 A15 最多能够管理64K个端口 地址范围0000H FFFFH 有专用的控制信号IOR和IOW或IO M WR RD 6 1 3I O端口地址的译码对只有单一端口的外设 应采用全译码方式 对具有多个I O端口的外设 16位地址线的高位参与译码 低位用于区分端口 11 6 1 4数据的传送 并行传送串行传送 12 6 2 4简单接口的应用举例 接口 CPU I O设备 数据 状态 控制 数据 地址 控制 输入接口要具有数据缓冲能力 通常接一个三态门 三态门具有 通断 控制能力 输出接口要具有数据锁存能力 13 74LS244单向三态门驱动器 三态门具有 通断 控制能力 14 输入端口地址 83FC 83FD 83FE 83FF编程 MOVDX 83FCHINAL DX 15 74LS273作为输出接口 系统总线信号 D0 D0 D7 D7 A0 A1 A2 A3 A4 A5 A6 A7 IOW 1 1 1 CP 5V Q0 Q1 Q6 Q7 A8 A9 A10 A11 A12 A13 A14 A15 5V 74ls273 74LS273 16 输入 输出接口综合应用例子 根据开关状态在7段数码管上显示数字或符号共阳极7段数码管结构见教材图6 10用74LS273作为输出接口 把数据送到7段数码管74LS273的地址假设为F0H用74LS244作为输入口 读入开关K0 K3的状态74LS244的地址假设为F1H当开关的状态分别为0000 1111时 在7段数码管上对应显示 0 F 7段码表见下页 17 18 F0H 0000000011110000F1H 0000000011110001 19 相应程序段如下 Seg7DB3FH 06H 5BH 4FH 66H 6DH 7DH 07HDB7FH 67H 77H 7CH 39H 5EH 79H 71H LEABX Seg7 取7段码表基地址MOVAH 0GO MOVDX 0F1H 开关接口的地址为F1HINAL DX 读入开关状态ANDAL 0FH 保留低4位MOVSI AX 作为7段码表的表内位移量MOVAL BX SI 取7段码MOVDX 0F0H 7段数码管接口的地址为F0HOUTDX ALJMPGO 20 D0 D7 D0 D7 Q0 1 1 1 1 1 1 1 1 Q1 Q2 Q3 Q4 Q5 Q6 Q7 CP 74LS273 7406 510 8 a b c d e f g 5V 10K K C IOW 1 74LS138 1 A0 IOR A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 1 C G2A G2B B A Y0 Y1 系统总线 D0 DP G1 A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000011110XXX 74LS244 21 输出端口地址 00F0H输入端口地址 00F1HLED数码管显示0时 字形编码为3F LED数码管显示1时 字形编码为06 FOREVER MOVDX 0F1HINAL DXTESTAL 01HJZDISP0 闭合MOVAL 06HJMPDISP1DISP0 MOVAL 3FHDISP1 MOVDX 0F0HOUTDX ALJMPFOREVER 22 6 3输入输出的控制方式 CPU与外设之间数据传送的控制方式 无条件传送方式 程序查询方式 中断控制方式 直接存储器存取DMA方式 一 无条件传送控制方式是一种最简单的I O控制方式 用于CPU与低速设备之间的信息交换 如开关 继电器 LED显示器 它们随时都可以接收数据 随时都可以被CPU读出数据 在这种方式中 指令的执行与数据交换是同步的 所以也称为同步数据传送方式 23 D0 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 1 1 IOR 5V 10K K 24 二 程序查询方式 也叫条件传送控制方式 分为查询输入和查询输出 数据传送的过程如下 25 1 查询输入方式 状态端口 STATUSPORT数据端口 DATAPORT查询输入程序如下 LOOPIN INAL STATUSPORT 读状态TESTAL 80H 查询RDYJZLOOPIN RDY 0则等待INAL DATAPORT 读入数据 读入状态信息 RDY 1 读入数据 Y N D7 26 2 查询输出方式 状态端口 STATUSPORT数据端口 DATAPORT查询输出程序如下 LOOPOUT INAL STATUSPORT 读状态TESTAL 01H 查询BUSY 1 JNZLOOPOUT BUSY 1则忙MOVAL BUFFER 取数据OUTDATAPORT AL 输出数据 读入状态信息 BUSY 1 输出数据 N D0 Y 27 在整个查询过程中CPU不能再做别的事 这降低了CPU的工作效率 数据交换的实时性较差 所以查询方式多用于简单 慢速的外部设备 28 例 用查询方式进行输出 外设状态端口地址为3FBH 第5位 bit5 为状态标志 1忙 0准备好 外设数据端口地址为3F8H 写入数据会使状态标志置1 外设把数据读走后又把它置0 试画出其电路图 电路图见下页 29 D5 D7 D0 A9 A3 1 A15 A10 1 IOW D7 D0 3F8H 外设 D7D6D5D4D3D2D1D0 BUSY CP Q7Q6Q5Q4Q3Q2Q1Q0 状态端口 GG2AG2BCBA A2A1A0 74LS138 Y0 1 IOR Y3 OE 74LS374 CP Q Q D S STROBE 3FBH 程序段 30 三 中断传送控制方式 中断控制方式使CPU与外设能够并行工作 它改变了CPU主动的工作方式 当外设准备就绪 就向CPU发出中断请求 CPU响应中断 转去执行中断服务程序 对外设服务 利用中断方式进行数据传送 不仅大大提高CPU的工作效率 还能够对外设作出实时响应 以上三种方式被称为PIO方式 programmedinputandoutput 31 前面三种I O方式都需要CPU作为中介 外设CPU内存两个含义 1 软件 外设与内存之间的数据传送是通过CPU执行程序来完成的 PIO方式 2 硬件 I O接口和存储器的读写控制信号 地址信号都是由CPU发出的 总线由CPU控制 缺点 程序的执行速度限定了传送的最大速度 约为几十KB 秒 解决 DMA传输 四 直接存储器存取控制方式 32 DMA传输 外设内存外设直接与存储器进行数据交换 CPU不再担当数据传输的中介者 总线由DMA控制器 DMAC 进行控制 CPU要放弃总线控制权 内存 外设的地址和读写控制信号均由DMAC提供 优点 数据传输由DMA硬件来控制 数据直接在内存和外设之间交换 可以达到很高的传输速率 可达几MB 秒 33 DMA传送原理示意图 系统总线 CPU DMAC 存储器 外设接口 AEN IOW MEMW MEMR IOR MEMW MEMR IOW IOR AEN HOLD HLDA DRQ DACK AEN IOW IOR MEMW MEMR 外设发出DMA请求 DMAC向CPU申请总线 CPU完成当前总线周期后响应 并释放总线控制权 DMAC得到总线控制权 并发出DMA响应信号 由DMAC发出各种控制信号 控制外设与存储器之间的数据传送 数据传送完后 DMAC撤销HOLD信号 CPU释放HLDA信号 并重新控制总线 视频演示 34 DMA控制器的工作过程 外设向DMA控制器发出DMA传送请求信号DRQ DMA向CPU发出总线请求信号HOLD CPU完成当前总线周期后立即对HOLD信号进行响应 一方面将总线至于高阻状态 放弃对总线的控制权 另一方面CPU向DMA控制器发出总线响应信号HLDA 35 DMA收到HLDA信号后开始控制总线 并向外设发出DMA响应信号DACK DMA控制器发出地址信号和相应的控制信号 外设与内存之间数据传送开始 DMA控制器自动修改地址和字节计数器 数据传送完成DMA撤销HOLD信号 接下来CPU撤销HLDA信号 恢复对总线的控制权 DMAC 外设接口 CPU 存储器 DRQ HOLD HLDA DACK 6 4中断技术 6 4 1中断的基本概念什么是中断 与生活场景的比较 正在看书 电话铃响 接电话 继续看书 执行程序 事件发生 事件处理 继续执行程序 中断处理 中断请求及响应 实际场景 计算机 中断返回 中断的定义 CPU执行程序时 由于发生了某种随机的事件 外部或内部 引起CPU暂时中断正在运行的程序 转去执行一段特殊的服务程序 称为中断服务程序或中断处理程序 以处理该事件 该事件处理完后又返回被中断的程序继续执行 这一过程称为中断 中断源 引起CPU中断的事件 中断源 例如 外设 请求输入输出数据 报告故障等事件 掉电 硬件故障 软件错误 非法操作 定时时间到等中断源分为 外部中断 内部中断内部中断 CPU内部执行程序时自身产生的中断外部中断 CPU以外的设备 部件产生的中断8086 8088的外部中断信号 INTR NMIINTR 可屏蔽中断请求 高电平有效 受IF标志的控制 IF 1时 执行完当前指令后CPU对它作出响应 NMI 非屏蔽中断请求 上升沿有效 任何时候CPU都要响应此中断请求信号 为何计算机中要引入中断 提高数据传输率 避免了CPU不断检测外设状态的过程 提高了CPU的利用率 实现对特殊事件的实时响应 如多任务系统操作系统中 1 缺页中断2 设备中断3 各类异常4 实时钟 等 中断过程 五个步骤 1 中断请求2 中断判优 有时还要进行中断源识别 3 中断响应4 中断服务5 中断返回以下以外部中断为主介绍这五个步骤 1 中断请求 外设接口 中断源 发出中断请求信号 送到CPU的INTR或NMI引脚 中断请求信号 边沿请求 电平请求例如 NMI为边沿请求 INTR为电平请求中断请求信号应保持到中断被处理为止 CPU响应中断后 中断请求信号应及时撤销 在8086 8088系统中 外设的中断要经过8259A可编程中断控制器 PIC 的排队判优后向CPU发出 I O接口 PIC CPU 2 1 中断源识别 计算机中的中断源有很多 CPU必须识别是哪一个设备产生中断 识别中断源有两个方法 软件查询 将中断信号从数据总线读入 用程序进行判别 如教材图6 17和图6 19 中断矢量法 由中断源提供中断类型号 CPU根据类型确定中断源 8086 8088即采用此种方法 2 2 中断判优 多个中断源产生中断 CPU首先为谁服务 中断优先级排队问题 中断优先级控制要处理两种情况 对同时产生的中断 应首先处理优先级别较高的中断 若优先级别相同 则按先来先服务的原则处理 对非同时产生的中断 低优先级别的中断处理程序允许被高优先级别的中断源所中断 即允许中断嵌套 中断优先级的控制方法硬件判优 链式判优 并行判优 中断向量法 软件判优 顺序查询中断请求 先查询的先服务 即先查询的优先级别高 通常将中断判优与中断源识别合并在一起进行处理 x86系统中 这项任务由PIC和CPU共同完成 软件判优的硬件支持电路 INTAin CPUINTAINTR 外设1 外设2 外设接口1 菊花链逻辑电路 外设接口2 外设3 外设接口3 1 菊花链逻辑电路 菊花链逻辑电路 IREQ IREQ IREQ 中断确认 链式判优电路原理图 教材图6 18 INTAin INTAin 中断确认 中断确认 菊花链逻辑电路 INTAin IREQ INTR 1 INTAout DB 三态门 中断向量码 E 外设接口 中断确认 菊花链逻辑电路 3 中断响应 在每条指令的最后一个时钟周期 CPU检测INTR或NMI信号 若以下条件成立 则CPU响应中断 当前指令执行完 对INTR 还应满足以下条件当前指令是STI和IRET 则下条指令也要执行完 当前指令带有LOCK REP等指令前缀时 则把它们看成一个整体 要求完整地执行完 对INTR CPU应处于开中断状态 即IF 1 当前没有复位 RESET 和保持 HOLD 信号 若NMI和INTR同时发生 则首先响应NMI 3 中断响应 续 CPU中断响应时 要做下述三项工作 向中断源发出INTA中断响应信号 断点保护 包括CS IP和PSW FLAGS 这主要是保证中断结束后能返回被中断的程序 获得中断服务程序首地址 入口 如何得到中断处理程序的首地址 固定入口法中断向量法 常用 4 中断处理 中断服务 中断服务子程序特点为 远 过程 类型为FAR 要用IRET指令返回中断服务子程序要做的工作保护现场 PUSHreg s 开中断 STI 进行中断处理恢复现场 POPreg s 中断返回 IRET 5 中断返回 执行中断返回指令IRETIRET指令将使CPU把堆栈内保存的断点信息弹出到IP CS和FLAG中 保证被中断的程序从断点处能够继续往下执行 IPL IPH CSL CSH FLAGL FLAGH SP IPL IPH CSL CSH FLAGL FLAGH SP IP CS FLAG 进入中断服务程序时 中断返回后 6 4 38088的中断系统 与中断有关的控制线为 NMI INTR INTA 8088系统的中断源内部中断除法溢出 类型号0 商大于目的操作数所能表达的范围时产生 单步中断 类型号1 TF 1时产生 当前指令需执行完 断点中断 类型号3 这是一个软件中断 即INT3指令 溢出中断 类型号4 这是一个软件中断 即INTO指令 软件中断 即INTn指令 类型号n 0 255 外部中断非屏蔽中断NMI 类型号2 不可用软件屏蔽 CPU必须响应它 可屏蔽中断INTR 类型号由PIC提供 IF 1时CPU才能响应 NMI INTR 中断逻辑 软件中断指令 溢出中断 除法错 单步中断 非屏蔽中断请求 中断控制器8259APIC 8086 8088CPU内部逻辑 断点中断 8086 8088中断源类型 可屏蔽中断请求 n 4 3 0 1 2 中断源的识别 8088系统采用中断类型码来识别不同的中断源 每个中断源都有一个与它相对应的中断类型码 溢出 断点 除法溢出 单步 非屏蔽中断的类型码为固定值软件中断的类型码由指令给出可屏蔽中断的类型码由PIC给出CPU响应INTR中断时 会产生两个中断响应总线周期 教材图6 22 要求PIC在第2个中断响应总线周期把中断类型码放到数据总线上 供CPU读入 中断向量表 IVT 存放各类中断的中断服务程序的入口地址 段和偏移 中断向量表的地址位于内存的00000H 003FFH 大小为1KB 共256个中断向量每个中断向量占用4Bytes 低字为段内偏移 高字为段基址根据中断类型号获得中断服务程序入口的方法 n为中断类型号 中断向量在IVT中的存放地址 4 n 中断向量表的初始化 初始化 将中断服务程序的入口地址放入向量表例 中断类型码为48H的中断处理子程序的名字为int48h 编写程序段将该中断处理子程序的入口地址放入向量表 中断向量表的初始化 CLIMOVAX 0MOVDS AXMOVSI 48H 4MOVAX OFFSETint48hMOV SI AXMOVAX SEGint48hMOV SI 2 AXSTI 8086 8088CPU的中断响应过程 内部中断响应过程无INTA 周期中断类型码固定或由指令给出响应过程主要步骤 PUSHFLAG I