第六章-时序逻辑电路.ppt

第六章时序逻辑电路 2 本章教学内容 同步时序电路分析常用同步时序逻辑电路同步时序逻辑电路的设计中规模同步时序逻辑电路的分析与设计异步时序逻辑电路 3 6 1概述 时序逻辑电路 任一时刻的输出信号不仅取决于当时的输入信号 而且还取决于电路原来的状态 即还与以前的输入状态有关 具备这种逻辑功能特点的电路叫做时序逻辑电路 4 6 1概述 时序逻辑电路的特点 时序逻辑电路通常包含组合电路和存储电路两部分 存储电路 触发器 是必不可少的 存储电路的输出状态必须反馈到组合电路的输入端 与输入信号一起 共同决定组合逻辑电路的输出 5 6 1概述 举例 串行加法器指将两个多位数相加时 采取从低位到高位逐位相加的方式完成相加运算 需具备两个功能 将两个加数和来自低位的进位相加 记忆本位相加后的进位结果 全加器执行三个数的相加运算 存储电路记下每次相加后的运算结果 6 6 1概述 时序逻辑电路的功能描述 输出方程 驱动方程 状态方程 逻辑表达式 状态表 卡诺图 状态图和时序图 7 6 1概述 时序逻辑电路的分类 1 根据存储电路中触发器的动作特点不同分为 同步时序电路和异步时序电路 在同步时序电路中 所有触发器状态的变化都是在同一时钟信号操作下同时发生的 在异步时序电路中 触发器状态的变化不是同时发生的 2 按逻辑功能划分有 计数器 寄存器 移位寄存器等 8 6 1概述 时序逻辑电路的分类 3 根据输出信号的特点分为 米利 Mealy 型和穆尔 Moore 型 在米利型电路中 输出信号不仅取决于存储电路的状态 而且还取决于输入变量 在穆尔型电路中 输出信号仅仅取决于存储电路的状态 穆尔型电路只是米利型电路的一种特例 9 6 2同步时序逻辑电路的分析 6 2 1同步时序逻辑电路的分析方法 10 6 2同步时序逻辑电路的分析 6 2 2同步时序逻辑电路的分析举例 例 分析同步时序电路功能 11 驱动方程 JK触发器特性方程 状态方程 输出方程 12 状态方程 输出方程 状态转移表 13 状态转移表 14 自启动 功能 六进制 模六 计数器 带进位输出 15 6 2同步时序逻辑电路的分析 6 2 2同步时序逻辑电路的分析举例 例 分析同步时序电路功能 16 驱动方程 D触发器特性方程 状态方程 输出方程 17 状态方程 输出方程 状态转换表 18 19 20 21 6 3常用同步时序逻辑电路 6 3 1寄存器并行数据寄存器 22 6 3常用同步时序逻辑电路 6 3 1寄存器移位数据寄存器 23 6 3常用同步时序逻辑电路 6 3 1寄存器移位数据寄存器 存储4位二进制数1010 24 6 3常用同步时序逻辑电路 6 3 1寄存器移位数据寄存器 由JK触发器组成的移位数据寄存器 JK触发器转型成D触发器 25 6 3常用同步时序逻辑电路 6 3 1寄存器移位数据寄存器 双向移位数据寄存器 2选1选择器 M 1 26 6 3常用同步时序逻辑电路 6 3 1寄存器移位数据寄存器 双向移位数据寄存器 右移 M 1 2选1选择器 27 6 3常用同步时序逻辑电路 6 3 1寄存器移位数据寄存器 双向移位数据寄存器 2选1选择器 M 0 28 6 3常用同步时序逻辑电路 6 3 1寄存器移位数据寄存器 双向移位数据寄存器 2选1选择器 M 0 左移 29 6 3常用同步时序逻辑电路 6 3 1寄存器移位数据寄存器 集成移位数据寄存器 30 6 3常用同步时序逻辑电路 6 3 1寄存器移位数据寄存器 移位数据寄存器的应用 31 6 3常用同步时序逻辑电路 6 3 1寄存器移位数据寄存器 32 6 3常用同步时序逻辑电路 6 3 2计数器时钟信号的作用方式的不同同步计数器 异步计数器计数数值的增减不同加法计数器 减法计数器和可逆计数器计数的数制不同二进制 十进制和其他进制计数器计数器的应用脉冲计数 脉冲分频 延时定时 序列脉冲产生等 33 6 3常用同步时序逻辑电路 6 3 2计数器二进制加法计数器 驱动方程 特性方程 34 6 3常用同步时序逻辑电路 6 3 2计数器二进制加法计数器 状态方程 输出方程 35 状态转换表 状态方程 输出方程 36 37 6 3常用同步时序逻辑电路 6 3 2计数器二进制减法计数器 驱动方程 特性方程 38 6 3常用同步时序逻辑电路 6 3 2计数器二进制减法计数器 状态方程 输出方程 39 状态方程 输出方程 状态转换表 波形图 40 6 3常用同步时序逻辑电路 6 3 2计数器集成二进制计数器 54161 74161 4位二进制加法计数器 模16或16进制 异步复位 预置数控制端 计数使能端 进位输出端 41 6 3常用同步时序逻辑电路 6 3 2计数器集成二进制计数器 常用的集成二进制计数器还有 同步复位二进制计数器CC40161 CC40163 带同步复位可预置数的二进制加法计数器54 74LS163 CC40163可逆计数器有54 74LS169 54 74LS191双时钟4位同步可逆计数器54 74LS193等 42 6 3常用同步时序逻辑电路 6 3 2计数器十进制加法计数器 驱动方程 特性方程 43 6 3常用同步时序逻辑电路 6 3 2计数器十进制加法计数器 状态方程 输出方程 44 状态方程 输出方程 状态转换表 45 状态转换表 自启动 46 自启动 47 6 3常用同步时序逻辑电路 6 3 2计数器十进制加法计数器 应用举例 利用两个十进制计数器构成百进制计数器 48 6 3常用同步时序逻辑电路 6 3 2计数器十进制减法计数器 0000 1001 1000 0001 0000 驱动方程 状态方程 输出方程 49 54160 74160 6 3常用同步时序逻辑电路 6 3 2计数器集成十进制计数器 54160 74160 40160 4位十进制加法计数器 模10或10进制 异步复位 预置数控制端 计数使能端 进位输出端 0000 1001 54162 74162 同步复位4位十进制加法计数器 模10或10进制 50 6 3常用同步时序逻辑电路 6 3 2计数器集成十进制计数器 CC4017 十进制计数 分频器 具有计数 译码双重功能 异步复位 时钟禁止 下降沿时钟输入 上升沿时钟输入 进位输出 51 6 3常用同步时序逻辑电路 6 3 2计数器集成十进制计数器 CC4017 十进制计数 分频器 具有计数 译码双重功能 52 6 3常用同步时序逻辑电路 6 3 2计数器集成十进制计数器 53 6 3常用同步时序逻辑电路 6 3 2计数器集成十进制计数器 CC4017应用 序列脉冲发生器 序列脉冲10110 54 6 3常用同步时序逻辑电路 6 3 2计数器集成十进制计数器 CC4510 可预置十进制加减计数器 CC4510 可预置十进制减法计数器 CC40192 74192 异步可预置双时钟十进制加减计数器 55 6 3常用同步时序逻辑电路 6 3 2计数器集成十进制计数器 CC4026 40110 4033 带七显示译码的十进制计数器 56 6 4同步时序逻辑电路的设计 6 4 1设计方法 57 6 4同步时序逻辑电路的设计 6 4 1设计方法逻辑抽象 根据电路的设计要求 确定输入量和输出量 并且定义输入和输出量逻辑值的含义 用字母表示出这些变量 例如输入量用X表示 输出量用Y或Z等表示 58 6 4同步时序逻辑电路的设计 6 4 1设计方法建立状态转换表 图 根据设计要求 确定系统的原始状态数 用字母表示出这些原始状态 例如用Sm来表示 m为0 1 2 找到原始状态Sm之间的转换关系 作出在各种输入条件下状态间的转换图或状态转移表 标明输入和输出的逻辑值 59 6 4同步时序逻辑电路的设计 6 4 1设计方法状态化简 状态化简就是进行状态合并 用一个状态代替与之等价的状态 状态等价的条件 状态Si Sj 在相同的输入条件下 状态Si Sj对应的输出结果相同 状态Si Sj 在相同的输入条件下 状态Si Sj转移效果完全相同 60 6 4同步时序逻辑电路的设计 6 4 1设计方法状态化简 三种转移效果相同的情况 次态相同 Si Sj 表示Si Sj等价 等价关系具有传递性 61 6 4同步时序逻辑电路的设计 6 4 1设计方法状态化简 三种转移效果相同的情况 次态相同 等价关系具有传递性 62 6 4同步时序逻辑电路的设计 6 4 1设计方法状态化简 三种转移效果相同的情况 次态交错 63 6 4同步时序逻辑电路的设计 6 4 1设计方法状态化简 三种转移效果相同的情况 次态循环 次态循环是指次态之间的关系构成循环 如Si和Sj在某种输入条件下的次态分别为Sm和Sn 并且输出相同 Sm和Sn在另外输入条件下的次态分别为Si和Sj 输出也相同 则状态Si和Sj等价 用 Si Sj 来表示状态等价 64 6 4同步时序逻辑电路的设计 6 4 1设计方法状态分配 S0 S1 S2和S3 可知应该用2个触发器来实现 状态编码 S0 00 S1 01 S2 10 S3 11 S0 00 S1 01 S2 11 S3 10 触发器个数 65 6 4同步时序逻辑电路的设计 6 4 1设计方法求解状态方程 驱动方程及输出方程 根据卡诺图写出状态方程确定所选用触发器 特性方程 得到驱动方程确定输出方程 66 6 4同步时序逻辑电路的设计 6 4 1设计方法自启动检查画出逻辑电路 67 6 4同步时序逻辑电路的设计 6 4 2设计举例 除时钟无输入 输出为Y 1表示有进位 0表示无进位 逻辑抽象 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 68 6 4同步时序逻辑电路的设计 6 4 2设计举例 状态转换图 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 状态化简 状态分配 3个触发器 69 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 状态方程 输出方程 70 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 状态方程 输出方程 选用JK触发器 驱动方程 71 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 自启动检测 无关项的处理 72 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 自启动检测 无关项的处理 73 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 画出电路 74 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 状态方程 输出方程 选用D触发器 75 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 状态方程 输出方程 选用D触发器 驱动方程 76 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 自启动检测 无关项的处理 77 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个五进制计数器 进位输出端Y 分别用JK触发器和D触发器实现该设计电路 画出电路 外围电器相对复杂 78 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个模可变计数器 当控制信号M 1时为六进制计数器 当控制信号M 0时为四进制计数器 进位输出端Y 用JK触发器实现该设计电路 M为输入 0表示四进制计数 1表示六进制计数Y为输出 1表示有进位 0表示无进位 逻辑抽象 79 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个模可变计数器 当控制信号M 1时为六进制计数器 当控制信号M 0时为四进制计数器 进位输出端Y 用JK触发器实现该设计电路 状态转换图 状态化简 状态分配 3个触发器 80 状态方程 输出方程 81 状态方程 输出方程 选用JK触发器 驱动方程 82 自启动检查 83 画出电路图 84 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个串行数据转换电路 已知串行数据输入端X所加的是两位8421BCD码 输出端Y为两位串行循环码 用JK触发器实现此逻辑电路 X为输入Y为输出 逻辑抽象 85 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个串行数据转换电路 已知串行数据输入端X所加的是两位8421BCD码 输出端Y为两位串行循环码 用JK触发器实现此逻辑电路 状态转换图 表 S0 初始状态 S1 输入1个0 S2 输入1个1 S3 输入00 S4 输入01 S5 输入10 S6 输入11 86 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个串行数据转换电路 已知串行数据输入端X所加的是两位8421BCD码 输出端Y为两位串行循环码 用JK触发器实现此逻辑电路 状态化简 隐含表法 87 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个串行数据转换电路 已知串行数据输入端X所加的是两位8421BCD码 输出端Y为两位串行循环码 用JK触发器实现此逻辑电路 状态化简 隐含表法 88 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个串行数据转换电路 已知串行数据输入端X所加的是两位8421BCD码 输出端Y为两位串行循环码 用JK触发器实现此逻辑电路 89 6 4同步时序逻辑电路的设计 6 4 2设计举例 例设计一个串行数据转换电路 已知串行数据输入端X所加的是两位8421BCD码 输出端Y为两位串行循环码 用JK触发器实现此逻辑电路 状态分配 2个触发器 90 6 4同步时序逻辑电路的设计 6 4 2设计举例 状态方程 输出方程 91 6 4同步时序逻辑电路的设计 6 4 2设计举例 状态方程 输出方程 选用JK触发器 驱动方程 92 6 4同步时序逻辑电路的设计 6 4 2设计举例 自启动检查 画出电路图 93 6 5中规模同步时序逻辑电路的分析和设计 移位寄存器可以用于输入脉冲序列的检测 94 6 5中规模同步时序逻辑电路的分析和设计 任意进制计数器的构成方法 假定已有N进制计数器 需要得到M进制计数器 M N的情况 在N进制计数器的顺序计数过程中 设法使之跳过N M个状态 就可得到M进制计数器 实现跳跃的方式有复位法和置数法 复位法适用于有复位输入端的计数器 置数法适用于有预置数功能的计数器 95 6 5中规模同步时序逻辑电路的分析和设计 任意进制计数器的构成方法 复位法 同步复位信号从SM 1译出异步复位信号从SM译出 96 74161 4位二进制加法计数器 模16或16进制 异步复位 同步置数 哪个状态译码产生复位信号 译码状态能维持一时钟周期 十二进制 模12 计数器 缺点 复位信号持续时间极短 动作慢的触发器可能还未复位 信号就已消失 电路可靠性不高 97 改进电路 复位信号维持多长 98 6 5中规模同步时序逻辑电路的分析和设计 任意进制计数器的构成方法 置数法 N M个状态 同步置数信号从Si译出异步置数信号从Si 1译出 99 74161 4位二进制加法计数器 模16或16进制 异步复位 同步置数 哪个状态译码产生置位信号 置位结果 译码状态能维持一时钟周期 十二进制 模12 计数器 100 若产生预置信号的状态 1111 101 6 5中规模同步时序逻辑电路的分析和设计 任意进制计数器的构成方法 假定已有N进制计数器 需要得到M进制计数器 M N的情况 必须使用多片N进制计数器构成M进制计数器 各片之间的连接方式 串行进位 并行进位 整体置零 整体置数 102 6 5中规模同步时序逻辑电路的分析和设计 任意进制计数器的构成方法 假定已有N进制计数器 需要得到M进制计数器 M N的情况 若M可以分解为两个小于N的因数相乘即 M N1 N2 可采用串行进位或并行进位方式 串行进位 低位进位输出信号作为高位时钟信号 并行进位 低位进位输出信号作为高位计数使能信号 103 1 0000 0000 1 1 1 并行进位方式 工作波形 74160 十进制加法计数器 模10 异步复位 同步置数 功能 百进制 模100 计数器 104 1 0000 0000 1 1 1 CP 74160 十进制加法计数器 模10 异步复位 同步置数 1 串行进位方式 工作波形 功能 百进制 模100 计数器 非门的作用 105 6 5中规模同步时序逻辑电路的分析和设计 任意进制计数器的构成方法 假定已有N进制计数器 需要得到M进制计数器 M N的情况 若M可以分解为两个小于N的因数相乘即 M N1 N2 可采用串行进位或并行进位方式 在N1 N2不等于N时 可以先将两个N进制计数器 分别接成N1进制计数器和N2进制计数器 然后再以并行进位方式将它们连接起来 106 74161 4位二进制加法计数器 模16或16进制 异步复位 同步置数 5进制 8进制 串行进位 功能 40 5 8 进制计数器 107 74161 4位二进制加法计数器 模16或16进制 异步复位 同步置数 串行进位 功能 40 5 8 进制计数器 非 108 6 5中规模同步时序逻辑电路的分析和设计 任意进制计数器的构成方法 假定已有N进制计数器 需要得到M进制计数器 M N的情况 当M为大于N的素数时 不能分解为N1和N2 必须采取整体置零或整体置数方式 整体复位 首先将两片N进制计数器按最简单的方