数电实验报告全加器

1 / 17数电实验报告全加器实验三 加法器一、 实验目的1、掌握用 SSI 器件实现全加器的方法。2、掌握用 MSI 组合逻辑器件实现全加器的方法。 3、掌握集成加法器的应用。二、 实验设备及器件1、数字逻辑电路实验板 1 块2、74HC(LS)00 1 片 3、74HC(LS)86 1 片4、74HC(LS)153 1 片 5、74HC(LS)283 1 片三、 实验原理组合逻辑电路是数字电路中最常见的逻辑电路之一。组合2 / 17逻辑电路的特点，就是在任意时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关。本实验是根据给定的逻辑功能，设计出实现这些功能的组合逻辑电路。 不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。考虑低位进位的加法称为全加。实现全加的电路，为全加器。实现三个输入变量全加运算功能的电路称为 1 位全加器。实现多位二进制数相加有串行多位加法和并行多位加法两种形式，其中比较简单的一种电路是采用多个 1 位全加器并行相加，逐位进位的方式。实验用器件管脚介绍：1、74HC(LS)00 管脚如下图所示。2、74HC(LS)86 管脚如下图所示。3、74HC(LS)153 管脚如下图所示。4、74HC(LS)283 管脚如下图所示。3 / 17四、 实验内容与步骤1、用门电路实现全加器参照表达式 Si=A i ? Bi ?Ci Ci+1 = ( A i ?Bi )Ci+A i Bi 其中为本位和，Si 为低位向本位的进位， Ci+1 为本位向高位进位，设计用与非门 74HC(LS)00 及异或门74HC(LS)86 实现 1 位全加器的实验电路图，搭接电路，用LED 显示其输出，并记录结果在下表：12、依次由 ABC 输入信号，观察 led 的工作情况并记录注意：由于 led 是低电平有效，当输出 0 是灯亮，输出 1时灯灭.2、用数选器实现全加器参照和实验内容与步骤 1 完全相同的逻辑功能，设计用与非门 74HC(LS)00 和数选器 74HC(LS)153 实现 1 位全加器的4 / 17实验电路图，搭接电路，用 LED 显示其输出，观察电路的逻辑功能是否与设计功能一致。 a、由设计的实验电路图连接电路 b.依次由 ABC 输入信号，观察 led 的工作情况并记录并与实验一中对比看逻辑功能是否与设计功能一致。注意：由于 led 是低电平有效，当输出 0 是灯亮，输出 1时灯灭3、用全加器实现代码转换电路设计用全加器 74HC(LS)283 实现 8421 码到余三码转换的实验电路图，搭接电路，用 LED 显示其输出，并记录结果在下表中。b.依次由 ABC 输入信号，观察 led 的工作情况并记录并与实验一中对比看逻辑功能 是否与设计功能一致。注意：由于 led 是低电平有效，当输出 0 是灯亮，输出 1时灯灭5 / 17五、实验总结通过本次试验已经掌握门电路器件实现全加器的方法，并对集成加法器的应用有初步了解，在实验过程中由于需要连接的线比较多，所以要格外小心。 在实验一中需要经过反演规则将异或逻辑表达式反演为或非式。 实验二主要是用另一个方法实现全加器，注意数选器的数据选择规律，输入的被选择项中最小项确定输出项实验三注意到输入信号的顺序问题和输出信号接入 led 的顺序，否则信号灯的显示会与理论不符。这时候不能急，重新确认一下输入和输出的信号是否对应tips：这次试验学会了很多，首先万用表很万能，要习惯用万用表检测线路 其次做实验的正确方法是先画好电路图，按图接线，最后检测，所以元件问题根本不是问题，就把他当个开关好了最后做实验需要小心谨慎，思维敏捷。这个对万事都是准则。深 圳 大 学 实 验 报 告6 / 17课程名称：学院： 计算机与软件学院实验时间：实验报告提交时间：教务处制一、 实验目的1、掌握中规模集成电路四位全加器的工作原理及其逻辑功能。 2、学习全加器的应用。二、实验内容和步骤1RXB-1B 数字电路实验箱 2器件74LS54 4 路 2-3-3-2 输入与或非门 74LS283 4 位二进制超前进位全加器7 / 1774LS48 4 线至七段译码器/驱动器 共阴极七段显示数码管步骤 ： 任务一：四位二进制全加器 74LS283 功能测试自行设计实验电路和记录表格。输入端接数字电路实验箱的逻辑开关、输出端接数字电路实验箱的电平指示灯，观察输出结果 Sn 及进位 Cn，并记录下来。2 2 2 1 1 1 0图 74LS283 引脚排列图逻辑实验图如下所示：任务二：用全加器 74LS283 设计一个代码转换电路，把四位余 3 码用十进制数在 LED 七段数码管上显示出来。设计方法提示通过余 3 码与 8421BCC 码对应关系找出两种制之间的关系，8 / 17从而得到码制变换电路。8421BCC 码到七段数码管的译码及驱动可采用 74LS48，显示可用七段数码管。自行查找集成电路数据手册。查到 74LS48 的功能和外引脚排列图。实验方法提示按设计的电路连线，将余 3 码输入端 d3、d2、d1、d0 分别接到四个逻辑开关，按表所列出的余 3 码设置四个逻辑开关的状态，记录七段数码管的数字，验证是否符合要求。表 余 3 码与 8421BCC 码对应表2、用 74LS283 四位全加器实现 BCD 码到余 3 码的转换 将每个 BCD 码加上 0011，即可得到相应的余 3 码。故应 利用开关输入 BCD 码，借助指示灯观测输出的余 3 码， 设计电路图如下：三、实验结果和数据分析输出 F 实验结果数据和理论值是相符的，即我们的实验是9 / 17成功的。任务二：根据实验可得如下数据：数据分析：4283 译码器获得余 3 码，为了解决 7 段数码管有 7 个端口，我们采取的解决方法是：之后再将余 3 码经过 74LS48 连接实验二 半加/减器与全加/减器一、实验目的：掌握全加器和半加器的逻辑功能。 熟悉集成加法器的使用方法。 了解算术运算电路的结构。二、实验设备：1、74LS00 2、74LS86 3、数字电路实验箱、导线若干。(74LS00 引脚图)10 / 17三、实验原理：两个二进制数相加，叫做半加，实现半加操作的电路，称为半加器。A 表示被加数，B 表示加数，S 表示半加和，Co 表示向高位的进位。全加器能进行加数、被加数和低位来的信号相加，并给出该位的进位信号以及和。四、实验内容：用 74LS00 和 74LS86 实现半加器、全加器的逻辑电路功能。半加器、半减器M=0 时实现半加，M=1 时实现半减，真值表如下：(半加器图形符号)2、S?B?A?A?B11 / 17C?B(A?M)全加器、全减器S?A?B?Ci-1Ci?BCi-1?(M?A)(B?C)五、实验结果半加器：S?B?A?A?B C?B(A?M)全加器：S?A?B?Ci-1Ci?C1M?C2M其中 C1?(A?B)Ci?1?AB，C2?(AB)Ci?1?AB为了方便，以下 Ci?1 用 C 表示CI?(AB?AB)CM?(AB?AB)CM?ABM?ABM?ABCM?ABCM?ABCM?ABCM?12 / 17ABM?ABM?ABCM?ABCM?ABCM?ABCM?(ABCM?ABCM?ABCM?ABCM ?BC?ABCM?ABCM?ABCM?ABCM?(M?A)(B?C)(BC)则 Ci?BCi-1?(M?A)(B?C)六、心得体会本次实验做的是半加/减器和全加/减器两个电路，比上次实验复杂很多，因此充满了挑战性。实验过程中，我认识到了在利用给定的电子元件进行实验设计来实现某一种或多种功能时，对电路的化简非常重要，而且要符合给定元件的限定条件，只有将电路化简成为能够与给定元件相符的情况下才能达到实验目的。化简电路和连接电路需要注意细节，这就需要我们熟练掌握各类化简方式，保持清晰的思路；同样，错综复杂的电线容易让人眼花缭乱，这就需要高度的注意力与逻辑分析能力。数电实验报告加法器13 / 17一、实验目的1、掌握半加器、全加器的工作原理及逻辑功能。 2、掌握集成加法器的应用。二、实验设备及器件1、数字逻辑电路实验板 1 块 2、74HC283 1 片 3、74HC04 1 片 4、74HC00 1 片 5、74HC86 1 片三、实验原理1、半加器不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。 2、全加器考虑低位进位的加法称为全加。实现全加的电路，为全加器。 3、多位加法器 串行多位加法 并行多位加法四、实验内容与步骤14 / 171、用门电路实现全加器。参照下图搭接电路，并测试其功能记录结果。电路中的与非门用 74HC00 实现，74HC00 的引脚图和真值表如图：电路中的异或门用 74HC86 实现，74HC86 的引脚图和真值表如图：按上面的图连接好电路，高电平接+5V 的电压，低电平接地，测得结果如下表：2、用集成加法器 74HC283 实现代码转换电路。要求：设计一个四位全加器电路，能够完成 8421 码到余三码的转换。 实验电路图如下：74HC283 的引脚图和真值表如