微机原理选择题

1 计算机内部数值 7FH 当分别为某个数的原码 反码和补码时 其真值是 A 原码时大 B 反码时大 C 补码时大 D 一样大 2 十进制数 38 的八位二进制补码是 A B C D 3 微型计算机的发展特点是 A 体积越来越小 B 容量越来越大 C 精度越来越高 D 以上都对 4 在下列不同进制的数据中 最小的数是 A B B BCD C 52D D 23H 5 标准的 ASCII 码由 位二进制代码组成 A 4 B 7 C 8 D 9 6 长度相同但格式不同的的两种浮点数 假设前者阶码长 尾数短 后者阶码短 尾数长 其他规则相同 则他们可表示数的范围和精度 A 两者可表示的数的范围和精度相同 B 前者可表示的数的范围大但精度低 C 后者可表示的数的范围大且精度高 D 前者可表示的数的范围大且精度高 7 汉字编码的首要原则是 要给每个汉字分配唯一一个 位的二进制数 A 4 B 8 C 16 D 32 1 D 2 B 3 D 4 B 5 B 6 B 7 C 1 指令的指针寄存器是 A BX B IP C BP D SP 2 中央处理器 微处理器 一般主要包括 A 运算器 B 控制器 C 运算器和控制器 D 运算器 控制器和存储器 3 下面的说法中 是正确的 A 指令周期等于总线周期 B 指令周期大于等于总线周期 C 指令周期是总线周期的两倍 D 指令周期与总线周期之间的关系不确定 4 在 8086 系统中 在以下地址中可作为段起始地址的为 A 20100H B 20102H C 20104H D 20108H 5 8086 执行一个总线周期最多可传送 字节 A 1 个 B 2 个 C 3 个 D 4 个 6 在 8086CPU 的标志寄存器中 属于控制标志位的是 A DF B SF C OF D CF 7 8088 CPU 中断请求线有 A 1 条 B 2 条 C 4 条 D 8 条 8 某个 8088 存储单元的逻辑地址为 A400 3400 其物理地址是 A 0D8000H B 0A7400H C 3E400H D 0A740H 9 在 8086CPU 中 对时钟周期 指令周期和总线周期的长短排序 正确的是 A 总线周期 指令周期 时钟周期 B 时钟周期 指令周期 总线周期 C 指令周期 总线周期 时钟周期 10 在 8086 8088 中 一个最基本的总线周期由 4 个时钟周期 T 状态 组成 在 T1 状态 CPU 在总线上发出 信息 A 数据 B 状态 C 地址 D 其他 1 B 2 C 3 B 4 A 5 B 6 A 7 B 8 B 9 C 10 C 1 完成将 BX 清零 并使标志位 CF 清零 下面错误的指令是 A SUB BX BX B XOR BX BX C MOV BX 00H D AND BX 00H 2 已知 DS 1000H BP 0010H BX 0100H DI 0100H H ABH H BAH 执行指 令 LEA CX BP DI 后 BX A 0ABBAH B 0100H C 0BAABH D 0110H 3 下面的指令不合法的是 A INT 21H B ADC AX SI C IN AX 03H D PUSH AL 4 设 SP 50H 执行段间返回指令 RET 后 寄存器 SP 的内容是 A 44H B 54H C 5AH D 5CH 5 在指令 MOV ES SI AX 中 目的操作数为 寻址方式 A 寄存器 B 直接 C 基址变址 D 寄存器间接 6 下列四条指令中 有几条指令需要使用 DX 寄存器 MUL BX DIV BL IN AX 20H OUT 20H AL A 1 条 B 2 条 C 3 条 D 4 条 7 设 CL 05H 要获得 CL 0AH 可选用的指令是 A NOT CL B AND CL 0FH C XOR CL 0FH D OR CL 0AH 8 用 MOV 指令将十进制数 89 以压缩 BCD 码格式送入 AX 正确使用的指令是 A MOV AX 0089 B MOV AX 0809 C MOV AX 0089H D MOV AX 0809H 9 若 AL 0FH BL 04H 则执行 CMP AL BL 后 AL BL 的内容 A 0FH 04H B 0BH 04H C 0FH 0BH D 04H 0FH 10 在子程序的最后一定要有一条 指令 A HLT B RET C IRET D POP 11 下列指令中 有语法错误的是 A MOV SI DI B IN AL DX C JMP WORD PTR BX 8 D PUSH WORD PTR 20 BX SI 2 12 下面指令序列执行后完成的运算 正确的算术表达式应是 MOV AL BYTE PTR X SHL AL 1 DEC AL MOV BYTE PTR Y AL A Y 2X 1 B X 2Y 1 C Y 2X 1 D X 2Y 1 13 若已知 SP 2000H AX 0020H 则执行指令 PUSH AX 后 SP 和 SS SP 的 值分别为 A 2002H 00H B 2000H 20H C 1FFFH 00H D 1FFEH 20H 14 8086 执行 POP AX 指令时 正确的操作是 A AX SP 1 SP SP SP 2 B AX SP 1 SP SP SP 2 C SP SP 2 AX SP 1 SP D SP SP 2 AX0 B AH FFH C 被乘数小于零 D 乘积大于 255 1 C 2 B 3 D 4 B 5 D 6 A 7 C 8 C 9 A 10 B 11 A 12 C 13 D 14 A 15 D 16 A 17 D 1 某 CPU 有地址线 20 根 它可连接内存的最大存储容量是 A 64KB B 640KB C 1MB D 4MB 2 以下四种半导体存储器中 以传输同样多的字为比较条件 则数据传输率最高的是 A DRAM B SRAM C 闪速存储器 D EPROM 3 没有外部存贮器的计算机 其监控程序可以存放在 A RAM B ROM C CPU D RAM 和 ROM 4 用 16M 1 的 DRAM 芯片组成 128MB 8 存储容量 要使用 A 128 片 B 64 片 C 32 片 D 16 片 5 27128 的存储容量为 16K 8 其片内地址线和数据线数分别为 A 8 8 B 8 14 C 14 8 D 14 14 6 2864 是一种 芯片 A RAM B PROM C EPROM D EEPROM 7 下列几种半导体存储器中 哪一种需要刷新操作 A SRAM B DRAM C EPROM D EEPROM 8 某 SRAM 芯片 其存储容量为 512K 8 位 该芯片的地址线和数据线数目为 A 8 512 B 512 8 C 18 8 D 19 8 9 EPROM 是指 A 可编程的只读存储器 B 只读存储器 C 紫外线可擦除可编程的只读存储器 D 电可改写只读存储器 10 以下四种类型的半导体存储器中 以传输同样多的字为条件 则读出数据最快的是 A FLASH B DRAM C SRAM D EPROM 11 存储器是计算机系统的记忆设备 它主要用来 A 存放数据 B 存放程序 C 存放数据和程序 D 存放微程序 12 和外存相比 内存的特点是 A 容量小 速度快 成本高 B 容量小 速度快 成本低 C 容量大 速度快 成本高 D 容量大 速度快 成本低 1 C 2 B 3 B 4 B 5 C 6 D 7 B 8 D 9 C 10 B 11 C 12 A 1 中断与 DMA A 程序中断可以完全代替 DMA B DMA 可以完全代替程序中断 C 二者各有使用范围和特点 不能互相代替 2 I O 与主机信息的交换采用中断方式的特点是 A CPU 与设备串行工作 传送与主程序串行工作 B CPU 与设备并行工作 传送与主程序串行工作 C CPU 与设备并行工作 传送与主程序并行工作 3 有关外设的连接 下面哪个说法是正确的 A 输入输出设备可以直接和 CPU 连接 B 输入设备的数据线必须经过三态缓冲器才能和 CPU 的数据总线连接 C CPU 的数据总线 必须经三态缓冲器才能和输出设备连接 4 一般的接口电路中 不包含下面的哪个端口 A 数据口 B 地址口 C 控制口 D 状态口 5 CPU 与外设间数据传送的控制方式有 A 中断方式 B 程序控制方式 C DMA 方式 D 以上三种都是 1 C 2 B 3 B 4 B 5 D 1 8255A 芯片具有三个独立数据端口 只有 端口具有双向传输方式 A A 口 B B 口 C C 口 D 以上均可 2 当 8255A 的 PC4 PC7 全部为输出时 表明 8255A 的 A 端口工作方式为 A 方式 0 B 方式 1 C 方式 2 D 不能确定 3 8255A 的 A 口工作在方式 2 时 B 口可工作 A 方式 0 或方式 1 B 方式 1 或方式 2 C 只能工作在方式 1 D 任何方式都不行 只能空着 4 已知某系统中 8255 芯片所占用的 I O 地址为 340H 343H 则该 8255 芯片内控制字寄存 器口地址为 A 340H B 341H C 342H D 343H 5 某系统采用 8255A 并行 I O 接口 初始化时 CPU 所访问的端口地址为 0CBH 并设定 A 口 的工作方式为方式 1 输出 则 A 口的地址最可能为 A 0CBH B 0CAH C 0C9H D 0C8H 6 8255A 的方式选择控制字应写入 A A 口 B B 口 C C 口 D 控制口 7 在通用可编程并行电路 8255A 中 用于传输数据的 8 位 I O 端口共有 A 1 个 B 2 个 C 3 个 D 4 个 1 A 2 A 3 A 4 D 5 D 6 D 7 C 1 IEEE488 总线是 A 工业控制总线 B 串行通信总线 C 计测总线 D PC 扩展总线 2 在数据传输率相同的情况下 同步传输的速度要高于异步传输 其原因是 A 字符间无间隔 B 双方通信同步 C 发生错误概率少 D 附加信息总量少 3 设串行异步通信的数据格式是 1 个起始位 7 个数据位 1 个校验位 1 个停止位 若 传输率为 1200 则每秒钟传输的最大字符数为 A 10 个 B 110 个 C 120 个 D 240 个 4 若传输率为 2400 收 发时钟 RxC TxC 频率为 38 4KHz 则波特率因子为 A 1 B 16 C 32 D 64 1 B 2 D 3 C 4 B 1 8086 CPU 响应可屏蔽中断的必要条件除中断允许标志 IF 1 外 只需满足 A 访内操作结束 B 当前指令执行完 C 无软中断请求 D 无内部中断请求 2 PC 机采用向量中断方式处理 8 级外中断 中断号依次为 08H 0FH 在 RAM 0000H 002CH 单元开始依次存放 23H FFH 00H F0H 四个字节 问该向量对应的中断号 和中断程序入口是 A 0CH 23FFH 00F0H B 0BH 0F000H 0FF23H C 0BH 00F0H 23FFH D 0CH 0F000H 0FF23H E 0CH 00F0H 23FFH F 0BH 0F000H 23FFH 3 8086 系统中的中断向量表的作用是 A 存放中断服务程序 B 存放系统引导程序 C 存放中断响应标志 D 存放中断服务程序的入口地址 4 8259A 内中断类型号的数据长度为 A 3 位 B 8 位 C 16 位 D 8 位或 16 位 5 8086 对硬件中断请求响应优先级最高的请求 A NMI B INTR C 内部硬件中断 D 单步中断 6 8086 中断向量表的大小为 字节 其中断系统可以管理 种中断 A 1K 256 B 1K 128 C 256 64 D 2K 512 7 8086 系统可管理的中断 软件及硬件中断 的个数最多为 A 8 个 B 16 个 C 64 个 D 256 个 8 当 8088 CPU 响应中断时 CPU 把断点处的有关内容压入堆栈保护 并清除 A TF B IF C OF D TF 和 IF 9 除法出错是属于 中断 A 线路故障 B 内部中断 C 外部中断 D 单步中断 10 3 片 8259A 级联 最多可管理的中断级数为 级 A 20 B 21 C 22 D 24 1 B 2 B 3 D 4 B 5 A 6 A 7 D 8 D 9 B 10 C 1 当 8253A 可编程定时 计数器工作在 下时 需要由外部脉冲触发开始计数 A 方式 0 B 方式 1 C 方式 2 D 方式 3 E 方式 4 F 方式 5 2 若 8253A 处于计数过程中 当 CPU 对它装入新的计数初值时 其结果将是 A 8253A 禁止编程 B 8253A 允许编程 并改变当前的计数初值 C 8253A 允许编程 但不改变当前的计数初值 D 8253A 允许编程 是否影响当前计数过程随工作方式而变 3 当 8253A 工作在方式 0 在初始化编程时 一旦写入控制字后 A 输出信号端 OUT 变为高电平 B 输出信号端 OUT 变为低电平 C 输出信号端保持电平值不变 D 立即开始计数 4 当 8253A 工作在方式 0 控制信号变为低电平 对计数器的影响是 A 结束本次循环 等待下一次计数的开始 B 暂