数字电路的故障诊断.docVIP

论文题目： 数字电路的故障诊断研究毕业设计(论文)进度计划表日 期工 作 内 容执 行 情 况指导教师签 字9月6日至9月14日根据电子科技大学提供的题目自行选定9月15日至10月14日调查、收集相关技术的最新资料，拟订毕业设计进度计划表，草拟设计报告初稿10月15日至10月25日编写初稿并提交指导老师获得老师意见10月26日至11月9日分析设计中存在的问题，改进设计方案11月12日至11月16日结合指导老师意见改善初稿并定稿11月18日至11月21日将毕业设计交给答辩小组负责人组织答辩小组教师进行评审11月23日 组织学生毕业设计 (论文)答辩教师对进度计划实施情况总评 签名 年 月 日 本表作评定学生平时成绩的依据之一。数字电路故障诊断研究论文摘 要 数字电路是当前常用的一种电路形式，数字电路的诞生和发展极大地推动了电路技术的进步，同时也提高了器械的制造和使用质量。数字电路由于其制作精细，一旦发生故障将会对整个器械的使用带来消极的影响。本论文主要阐述了目前数字电路开发和生产过程中对电路的故障诊断效率低下的问题，开发了故障诊断定位软件，能有效地对数字电路中的固定故障和桥接故障进行诊断定位，应用该软件能有效地缩短查找数字电路中故障的时间，对提高数字电路的开发速度具有重大的现实意义。关键词:数字电路；固定故障；桥接故障；故障诊断AbstractDigital circuit is a usual circuit. Not only does the birth and development of it have a strong impetus to the circuit technology but also improve the quality of equipments the manufactures. Because of digital circuits finely producing, the whole device may cause a negative impact for its fault.This paper expatiate on Low efficiency is a major obstacle in fault diagnosis of digital circuits in the course of design or fabricationSo a fault diagnosis and location software is proposed，which can diagnose and locate the siuckat faults and bridging faults in digital circuits effectivelyUsing this software can shoen the time of finding faults in digital circuits，and improve the efficiency of digital circuits manufacturingKey Word: digital circuits；stuckat fault；bridging fault；fault diagnosis 目 录一、绪言 1（一） 数字电路、数字电路的分类和特点 1（二） 数字电路的应用 2二、数字电路的故障特点及其分析2（一）数字电路的故障由来2（二）数字电路的故障特点3 （三）数字电路的故障分析6三、基本数字电路的故障解决办法10（一） 逻辑测试仪的引入10（二） 集成数字电路的解决办法11四、数字电路应用中故障总结15结 束 语 19谢 辞 19参考文献19一、绪 言 （一） 数字电路的发展历史1、数字电路的概念数字化已成为当今电子技术的发展潮流,而数字电路是数字电子技术的核心，是计算机硬件电路、通信电路、信息与自动化技术的基础,也是集成电路设计的基础.用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。2、数字电路的分类按功能来分，数字电路可以分为组合逻辑电路和时序逻辑电路。组合逻辑电路简称组合电路，它由最基本的的逻辑门电路组合而成。特点是：输出值只与当时的输入值有关，即输出惟一地由当时的输入值决定。电路没有记忆功能，输出状态随着输入状态的变化而变化，类似于电阻性电路，如加法器、译码器、编码器、数据选择器等都属于此类。时序逻辑电路简称时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路，与组合电路最本质的区别在于时序电路具有记忆功能。时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、移位寄存器、储存器等电路都是时序电路的典型器件。按电路有无集成元器件来分，数字电路可分为分立元件数字电路和集成数字电路。按集成电路的集成度进行分类，可分为小规模集成数字电路(SSI)、中规模集成数字电路(MSI)、大规模集成数字电路(LSI)和超大规模集成数字电路(VLSI)。按构成电路的半导体器件来分类，可分为双极型数字电路和单极型数字电路。 3、数字电路的特点（1）同时具有算术运算和逻辑运算功能数字电路是以二进制逻辑代数为数学基础，使用二进制数字信号，既能进行算术运算又能方便地进行逻辑运算（与、或、非、判断、比较、处理等），因此极其适合于运算、比较、存储、传输、控制、决策等应用。（2）实现简单，系统可靠以二进制作为基础的数字逻辑电路，简单可靠，准确性高。（3）集成度高，功能实现容易集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的高速发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路（SSI）、中规模集成电路（MSI）、大规模集成电路（LSI）、超大规模集成电路（VLSI）的发展也从元件级、器件级、部件级、板卡级上升到系统级。电路的设计组成只需采用一些标准的集成电路块单元连接而成。对于非标准的特殊电路还可以使用可编程序逻辑阵列电路，通过编程的方法实现任意的逻辑功能。（注：标题与上段正文之间空一行）（二） 数字电路的应用1、数字电路在电子技术中的应用和数字电路的划分数字电路与数字电子技术广泛的应用于电视、雷达、通信、电子计算机、自动控制、航天等科学技术各个领域。数字电路包括数字脉冲电路和数字逻辑电路。前者研究脉冲的产生、变换和测量；后者对数字信号进行算术运算和逻辑运算。数字电路的划分：1.按功能分为组合逻辑电路和时序逻辑电路两大类。前者在任何时刻的输出，仅取决于电路此刻的输入状态，而与电路过去的状态无关，它们不具有记忆功能。常用的组合逻辑器件有加法器、译码器、数据选择器等。后者在任何时候的输出，不仅取决于电路此刻的输入状态，而且与电路过去的状态有关，它们具有记忆功能。2.按结构分为分立元件电路和集成电路。前者是将独立的晶体管、电阻等元器件用导线连接起来的电路。后者将元器件及导线制作在半导体硅片上，封装在一个壳体内，并焊出引线的电路。集成电路的集成度是不同的。二、数字电路的故障特点及其分析 （一）数字电路的故障由来1、数字电路的故障由来随着电子技术的迅速发展, 数字电路已深入生产、生活的各领域。但是, 数字电路板品种多、数量大、功能复杂, 这就为维修工作带来了新的难题。目前, 解决这一问题的有效方法就是利用测试设备将故障隔离到电路板级, 然后再利用自动测试设备去维修替换下来的有故障的电路板。因此, 研制先进的电路板自动测试设备已成为建立可维修性的一种重要手段。数字电路板功能测试的自动测试设备是通过被测电路板的插头座与其连接在一起, 而加到被测试板上的。激励信号是该板的功能测试向量, 将实际响应与预期响应比较就可以知道被测板是否有故障, 如图2.1所示。但对某块电路板进行诊断之前必须预先输入该板的有关信息, 这项工作被称为建立诊断数据库。 图2.1 电路板故障检测框图（二）数字电路的故障特点1、竞争冒险当一个门的输入有两个或两个以上的变量发生改变时，由于这些变量是经过不同路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争（Race）。竞争的结果若导致冒险或险象（Hazard）发生（例如毛刺），并造成错误的后果，那么就称这种竞争为临界竞争。若竞争的结果没有导致冒险发生，或虽有冒险发生，但不影响系统的工作，那么就称这种竞争为非临界竞争。组合逻辑电路的险象仅在信号状态改变的时刻出现毛刺，这种冒险是过渡性的，它不会使稳态值偏离正常值，但在时序电路中，冒险是本质的，可导致电路的输出值永远偏离正常值或者发生振荡。组合逻辑电路的冒险是过渡性冒险，从冒险的波形上，可分为静态冒险和动态冒险。输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时，输出信号产生了毛刺，这种冒险是静态冒险。若输出的稳态值为0，出现了正的尖脉冲毛刺，称为静态0险象。若输出稳态值为1，出现了负的尖脉冲毛刺，则称为静态1冒险。输入信号变化前后，输出的稳态值不同，并在边沿处出现了毛刺，称为动态险象（冒险）。从引起冒险的具体原因上，冒险可以分为函数冒险和逻辑冒险。函数冒险是逻辑函数本身固有的，当多个输入变量发生变化时，常常会发生逻辑冒险。避免函数冒险的最简单的方法是同一时刻只允许单个输入变量发生变化，或者采用取样的办法。单个输入变量改变时，不会发生函数冒险，但电路设计不合适时，仍会出现逻辑冒险。通过精心设计，修改电路的结构，可以消除逻辑冒险。竞争：在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后，这种现象称为竞争。冒险：由于竞争而引起电路输出发生瞬间错误现象称为冒险。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。例如，图2.2（a）所示电路，其输出函数 。当A = B = 1时，应有F = C + = 1，即不管C如何取值，F = 1不变，而实现上由于门有延迟时间，当C由高变低时，输出波形上出现了一个负向宽度为的窄脉冲，如图2.2（b）所示。这就是有竞争引起的错误输出。图2.2 具有“冒险”的“与或”电路（a） 逻辑图 （b） 波形图竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。2、电平的情况 （1）数字信号常用随时间变化的电压或电流来表示，对矩形波电压表示的数字信号用电位的高低代表信号：两个幅值，分别称为高电平和低电平。高电平的规定：脉冲信号的高低电平在不同情况下有不同的规定。可以规定高电平为V，低电平为0V，也可以规定高电平为12V，低电平为4V等。因受各种因素的影响，通常规定高低电平的变化范围。如归高电平的下限值VH为标准高电平，测在标准低电平VH以上一个范围的电位都是高电平；规定VL为标准低电平，在标准低电平VL以下一个范围的电位，都是低电平，产品不同，其规定值也不同。在主板上一般高于2.5V可以为高电平，低于0.8V认为是低电平。 （2）为什么会出现介于0和1之间的值在数字集成电路中电路往往会受到干扰，使原来应该出现“1”的驱动电路结果出现“0”，而原来应该出现“0”的驱动电路结果出现写“1” 的情况，即0.8VV2.5V之间，而驱动电路会出现混乱的状态，无法判断。分析原因有两个。 扇出系数不够: 扇出系数No：扇出系数No是指与非门输出端连接同类门的最多个数。它反映了与非门的带负载能力 。其中IOLmax为最大允许灌电流，,IIL是一个负载门灌入本级的电流（1.4mA）。No越大，说明门的负载能力越强。一般产品规定要求No8。 TTL门输出为高电位时，可带动的门的个数为：输出为高电位时的输出电流IOH与输入为高电位时的流入电流IIH之比,即NOH=IOH/IIH; TTL们输出为低电位是，可带动的门的个数为：输出为低电位灌入电流IIL与输入为低电位时的流出电流IOL之比,即NOL=IOL/IIL TTL带拉电流负载时的扇出系数可以进行估算，但由于IOHmax5mA，而IIH很小，故此时的扇出较大，一般可以不计算.也可以把CMOS电路转换为TTL电路，TTL集成电路使用TTL管，也就是PN结。功耗较大，驱动能力强，一般工作电压+5V CMOS集成电路使用MOS管，功耗小，工作电压范围很大，一般速度也低，但是技术在改进，这已经不是问题。就TTL与CMOS电平来讲，前者属于双极型数字集成电路，其输入端与输出端均为三极管，因此它的阀值电压是3.4V为输出高电平。 而CMOS电平就不同了，他的阈值电压比TTL电平大很多。而串口的传输电压都是以COMS电压传输的。TTL电平：输出高电平2.4V,输出低电平=2.0V，输入低电平=0.8V，噪声容限是 0.4V。CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。电平转换电路：因为TTL和COMS的高低电平的值不一样（ttl 5vcmos 3.3v），所以互相连接时需 要电平的转换：就是用两个电阻对电平分压。 电磁干扰:在高速集成电路及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。（三） 数字电路的故障分析1、竞争冒险如何解决：1）代数法(1)静态功能冒险的判断：如果在组合逻辑电路中有 个输入变量，当P(1 P )个变量发生变化时，在变化前后稳定时，F(a ，a ，a ， ， 外1， )一F(al，a 2，ap， ，“pl， )。假设在卡诺图中，由不变的(1l )个输入变量组成的成积项所包含的最小项方格中，既有1又有0，则P个变量发生变化时，就有发生功能冒险的可能。如果这些最小项方格中全部为1或者全部为0，则P个变量发生变化时，不会发生功能冒险。也可以从逻辑函数表达式中进行判断。如果由不变的(1l )个输入变量组成的成积项不是逻辑函数表达式中的成积项或多余项，则P个变量发生变化时，就有功能冒险的可能。例如，输入变量由0100变化到1101时，稳定时F(0，1，0，0一F(1，1，0，1)，不发生变化的变量组成的成积项，包含最小项，由于其中为0，其余均为1，所以在a，d发生变化时，有功能冒险可能。从函数表达式可见不是逻辑函数的成积项，也不是多余项，所以在a，d发生变化时，有功能冒险的可能。(2)逻辑冒险的判断：当P个输入变量发生变化时，如果判断出不会发生功能冒险，但在逻辑函数表达式中没有包含由( 一户)个不变变量组成的成积项，则有逻辑冒险的可能。如中，输入变量abcd由0111变化到1110时，已判断出不会发生功能冒险，由不变变量组成成积项bc在函数表达式中不包含，所以有逻辑冒险的可能。2）卡诺图法只要在卡诺图中存在2个相切但不相交的圈(“0”冒险是1构成的圈，“1”冒险是0构成的圈)，就会产生冒险。判断图所示卡诺图的冒险情况如图所示。图2.2 卡诺图卡诺图图中2个卡诺图圈相切，将产生冒险，相切处A一0，c一1，13变量变化时产生冒险；图中卡诺圈相交，无冒险。3)加选通脉冲信号这里分析图2.4所示的组合电路：图2.4 修改逻辑设计由该电路逻可直接写出输出函数：F= AB+BC 当B由1变为0时，由于信号传输路径不同，F1先由0变为1，Fe后由1变为0，使F 和 出现同时为1的时刻，故输出产生负向过渡干扰脉冲。如图卡诺图（a）所示，该选通脉冲通常是P一0，使电路处于封锁状态，只有在接收了输入信号并且电路达到了新的稳态之后，才有脉冲P = 1，允许电路输出。这就避免了竞争冒险的影响。引人选通脉冲的组合电路，输出信号只有在选通脉冲P一1其间才有效，波形图卡诺图 (b)所示。这就是选通法。4)加修改逻辑设计(增加乘积项法)：适当修改逻辑电路，可以消除某些竞争冒险现象。例如，上面分析的电路中，当A=C=1时，由于F=B+出现了竞争冒险现象。为此，可把表达式变换一下，根据常用布尔公式可知：F=AB+BC=AB+BC+AC，在增加了AC项以后，函数关系不变，但当A=C=1时，输出F恒为1，不再产生干扰脉冲。所以，把电路按上式修改，即可消除竞争冒险现象。修改后的电路如图2.5所示。图2.5 增加多余项的电路用增加多余项的方法修改逻辑设计，可以消除一些竞争冒险现象，但是，这种方法的适用范围是有限的。不过，只有通过逻辑设计使得在转换信号时电路中各个门的输入端只有一个变量改变状态，输出就不会出现过渡脉冲干扰，从而消除了竞争冒险现象。5)输出端并联电容器(电容滤出法)逻辑电路在较慢速度下工作时，为了消去竞争冒险，可以在输出端接一个几百微法的电容，将其滤出掉。如图所示，由于电路中存在输出电阻R。，致使输出波形上升沿和下降沿的变化变得比较缓慢，对于很窄的负跳变脉冲起到平滑的作用，这时在输出端便不会出现逻辑错误。图2.6 电容滤出法6)卡诺图法在卡诺图中静态逻辑冒险表现在卡诺图2个圈的相切处。如表达式D+ABD+AC用卡诺图法判断有无静态逻辑冒险。首先用卡诺图(见下图)表示该逻辑函数。有2处发生静态逻辑冒险冒险(蓝色标示)：一处是当A=B=1，C=0时，表达式F=D+，当D由1到0，由0到1信号变化的过程中发生静态逻辑冒险。另一处是当B=C=D=1时，表达式F=A+，当A由0到1，由1到0信号变化的过程中发生静态逻辑冒险。通过增加冗余项的方法，从根本上消除静态逻辑冒险。图2.7 增加冗余项消除静态逻辑冒险如图2.7，卡诺图的相切处用圈链起来，表达式为F=ACD+ABD+AC+ABC+BCD，这是无静态逻辑冒险的最简式。根据电路图，电路的逻辑表达式为F=ACD+ABD+AC：该电路的输出级接收3路信号，依次分析任意2路信号可能产生的冒险。分析结果，在A=C=1和D=0时逻辑表达式为：F=B+B此时信号B由0到1时，发生静态逻辑冒险。2、扇出系数分析 No为与非门在输出为低电平UOL时，能够驱动同类门的最大数目。测试时，No可由下式计算： NoIOL/IIS式中IIS指一个输入端接地其余输入端悬空，输出端空载时从接地输入端流出的电流。一般IIS1.6mA，IOL输出端为低电平时能够灌入的最大电流，一般IIS16mA。一般No8。 CMOS电路具有极高的输入阻抗。要求的驱动电流IIS极小一般IIS0.1uA.电路的输出电流IOL也比TT L电路的小得多，在十5v电源电压下一般IOL500uA。但是如果以这个电流来驱动同类门电路。其扇出系数将非常大。因此在工作频率较低时，可以不需要考虑扇出系数是否会受限制。但在高频工作时由于后级门的输入电容成为主要负载，将使扇出系数受到限制一般N。1020。TTL、CMOS与集成运放之间的接口电路。运算放大器的输出为模拟量，要实现运算放大器对TTL、CMOS电路的驱动，可采用图2.8电路：图2.8 驱动电路(a) 运算放大器分开供电的接口电路 (b) 单电源供电电路中(a)为运算放大器分开供电的接口电路二极管起钳位作用，可以使TTL或CMOS电路的输入电平处在UDD和USS(地)之间。R2为限流电阻可取15k左右。图(b)为单电源供电方式，利用电阻R2、R3分压使运放的输出直流电平为UDD2故可与CMOS直接连接。3.电磁干扰的解决： 将中心放大电路屏蔽，首先要保证印刷板内表面的绝缘，必要时应采取板内屏蔽措施，即将高输入阻抗部分用印刷线在正反面包围起来，然后将屏蔽层接入电路中等电位的低阻抗部分，如电压跟随器的同、反相端用印刷线包围后应接至输出端。而反相放大器同、反相端隔离则应同系统中地相连，因为反相放大中同、反相端几乎为零电平。由于该电路具有高增益特性，任何输入端微小的噪音都可能造成输出端很大的干扰，而其同、反相输入端又极易引入干扰，故在设计时要避免其同任何易产生噪音的元器件相连，如可调电位器的滑动端等。同时，由于过长的引线容易引入噪音干扰，同、反相端的引线也不宜过长。 微小电压放大除了注意高增益时的注意事项之外，还应对高频辐射加以足够的注意。一般应将微小放大电路如感应同步器的前放、陀螺伺服的前放完全封闭在一个电磁屏蔽效果好的金属盒中，其引入、引出线也要严格屏蔽，在引线界面处也不应外露。采用了严格的屏蔽后，有时可能还难以消除高频辐射造成的传导耦合。因此应在运放同外界连接点包括+Vs、-Vs、同、反相端和输出端都应接入一个高频特性都十分好的滤波电容，而且其布线不应过长。三、基本数字电路的故障解决办法（一）逻辑测试仪的引入逻辑分析仪（LA，Logic Analyzer）是以单通道或多通道实时获取与触发事件相关的逻辑信号、并显示触发事件前后所获取的信号、供软件及硬件分析的一种仪器。它能够用表格、波形或图形等形式显示具有多个变量的数字系统的状态，也能用汇编形式显示数字系统软件，从而实现对数字系统硬件和软件的测试。随着微处理器技术在逻辑分析仪中的普遍应用，使逻辑分析仪能够更加方便地用于微处理器系统的调整与维护。1. 逻辑分析仪的分类逻辑分析仪包括逻辑状态分析仪和逻辑定时分析仪。逻辑状态分析仪（LSA，Logic State Analyzer）以二进制、十六进制或ASC码等的状态显示被测逻辑状态，由被测系统提供采集数据的时钟脉冲，侧重于软件分析。逻辑定时分析仪（LTA，Logic Timer Analyzer）以时域波形的形式显示被测信号，由逻辑分析仪自身提供采集数据的时钟脉冲，主要用于硬件分析。目前，逻辑分析仪一般都具有逻辑状态分析仪和逻辑定时分析仪所具备的功能，已被广泛应用于数字集成电路、印制板系统、微处理器系统等数字系统的测试中。 2. 逻辑分析仪的特点与示波器相比较，逻辑分析仪具有以下特点：（1）检测方法和范围逻辑分析仪利用时钟脉冲进行采样，可以显示触发前后的逻辑状态，显示范围等于时钟脉冲周期乘以存储容量。而示波器只能显示触发后扫描时间设定范围内的波形。（2）输入通道逻辑分析仪容易实现多通道（8、16个或更多）输入。（3）触发方式逻辑分析仪采用数字方式触发；能够根据多通道逻辑组合进行触发，故可以实现与系统动作同步触发；可以用随机窄脉冲进行触发；并能够进行多级按顺序触发。从而提高测试效率，扩展逻辑分析仪的应用。（4）显示方式逻辑分析仪能够低速读出存入存储器的数据，然后采用多种方式显示，而且可以采用与被测系统同样的方法处理、显示数据，更加符合被测系统的实际工作情况，测量结果真实可靠。（5）比较功能逻辑分析仪一般有参考存储器和跟踪存储器两套存储器。参考存储器用于存放系统正常工作的数据。跟踪存储器用于存放系统实际工作时跟踪测试所得的数据。在测试过程中，两套存储器的内容可以根据设置条件进行比较，能够方便地找出系统故障的原因与位置。（二）集成数字电路的解决办法随着微电子技术、通信技术及计算机网络技术的发展和大规模集成电路的广泛应用，电子设备数字电路板级故障维修越来越复杂，测试难度越来越大，测试费用越来越高4。据专家估计，当前设备的测试成本已占到总成本的1/3，在这种形势下，依赖人工分析和常规测试工具的电路板故障诊断和维修逐渐暴露其弱点，变得不现实也不经济，而基于自动测试设备和测试程序集的电路板自动测试系统逐渐受到工业界的青睐。采用自动测试技术和自动测试设备（ATE）实现对设备的智能化检测和故障诊断已经在发达国家（如美国、德国等）日渐发展成熟起来，并成为从整体解决电子设备维修保障问题最经济有效的手段。目前，自动测试系统（ATS）由三个主要部分组成1：自动测试设备（ATE）、测试程序集（TPS）和测试运行环境（TE），如图3.1。其中ATE由测试/测量仪器、控制测试/测量设备和TPS运行的主控计算机、转换开关、通信总线，接收器和系统软件组成。TPS由被测电路板UUT诊断程序、连接ATE和UUT的测试夹具、引导测试操作和TPS执行文档组成；测试环境则包括ATS结构说明、测试编程语言、开发工具、UUT设计需求的标准描述格式和测试方案信息组成。自动测试系统（ATS）测试运行环境TE测试程序集TPS自动测试设备ATE诊断程序TP测试夹具ID测试文档TPSD图3.1 自动测试系统组成图2 基于LASAR仿真的数字电路测试生成自动测试设备（ATE）主要用于提供一个实现电子装备电路板维修测试与故障诊断的自动化平台，其作用的发挥，是通过针对被测对象（UUT）编写专门的测试程序和测试运行环境来完成的。所以，高效的电路板测试程序集TPS开发是电路板故障维修的关键5。而原始电路板测试程序集开发完全依赖于开发人员的电路分析能力和维修经验，开发的测试程序集数据与程序不能分离，开发的效率也不高，所以寻找有效的测试程序集辅助开发工具是关键。图3.2 LASAR仿真软件图形用户界面数字电路板仿真软件LASAR（Logic Automatic Stimulus and Response 逻辑自动激励与响应）是一个用于数字电路测试程序开发和逻辑分析的仿真软件系统，由于它在数字电路测试程序开发领域有着突出的作用，人们习惯上将它称为数字电路故障仿真软件，该软件已经有了30多年的发展历史，是由美国海军提出并资助的一个研究项目，到70年代初成为TERADYNE公司的一个商业产品。其图形用户界面如图2，通过LASAR仿真软件系统，电路板测试工程师在初步理解被测试电路原理与设计的基础上，就可以根据功能测试需要写出与电路。逻辑功能相对应的测试激励，通过LASAR软件的好板电路仿真，得到电路对这些测试激励的实际响应，即电路的好板仿真；另外，LASAR仿真软件还提供电路板的故障仿真功能，测试工程师可以根据实际维修和诊断需要，人为或自动在电路模型中插入故障点，再借助LASAR故障仿真得到电路板的故障响应和故障特征，最终得到故障覆盖率和隔离率指标，实现对测试激励做量化评估和电路的故障仿真。基于LASAR数字仿真的电路板测试生成流程如图3，整个流程分被测单元模型化、好板仿真、故障仿真和后处理四个大部分，下面对每一步输入/输出数据及内部过程作介绍。图3.3 基于LASAR数字仿真的电路板测试生成流程图（1）电路仿真模型的建立建立仿真模型是仿真工作的第一步，包括器件模型和电路模型的建立。LASAR的电路模型（即网表）就是被测电路中所用器件之间的连接关系，其输入方式有CAD系统转换、原理图提取、反向原理图提取和手工输入四种。LASAR器件模型提供电路板上器件的内部逻辑结构和输入/输出时序（延迟时间、建立时间和保持时间等），每一器件模型都由.las、.tfu、.fva和.fam四个文件组成。LASAR软件包含4268个中小规模集成电路模型、593个大规模超大规模集成电路，429个可编程逻辑器件和185个ASIC/FPGA设计用宏单元，器件库基本涵盖了八十年代中期的通用器件和常用器件，如74系列和54系列、80286和Z80系列以前的CPU，现有国产电子装备电路板器件模型基本上可以在LASAR库中精确找到或找到替换器件模型。而对于复杂器件，如CPU、专用ASIC和VLSI,可以通过LASAR支持的两类器件模型：硬件模型（如TERADYNE公司的D300和SYNOPSYS公司的ModelSource）和软件模型（如SYNOPSYS公司的SMARTMODEL），通过LMACCESS和SWIFT接口来实现LASAR电路的嵌入式仿真。（2）数字电路的逻辑仿真（好板仿真）电路的逻辑分析包括功能分析和时序分析，而LASAR将两者有机结合起来考虑，通过对电路板上每个器件进行最坏定时分析、相关性分析和信号强度分析，确定UUT电路中是否存在时序冒险或逻辑冲突错误和电路设计是否符合预期的功能和性能的要求、确定仿真建立的模型、给定的激励信号是否正确，最终经过修改并删除信号传输过程中引入的公共模糊区而获得无故障（好板）电路的正确行为、时序及仿真响应。在模拟过程中，SIMUL把被测板的每个结点对每条向量响应都记录下来，可以利用PERUSE以波形的方式来显示各个结点对每条向量的响应（即实现软探笔的功能）。（3）数字电路的故障仿真故障仿真用于评价测试激励的故障检测能力。LASAR每次在被测试模型中插入故障类型，然后将测试激励顺序施加给被测试板模型，并将其响应与好板相应的响应周期性地做比较，如果不匹配，LASAR认为检测出了这个故障，否则没有。并在此基础上得出故障覆盖率和故障隔离率指标。LASAR支持固定为0、固定为1、固定为Z、固定为X，开路为0、开路为1、开路为Z、开路为X，MOS开路、MOS短路和短路共11种故障。LASAR故障仿真给出的测试激励对各种节点级故障的故障覆盖率和总的故障指标具体如下： 评价每条测试向量的故障检测能力（按向量顺序给出）： 4 6.1 + 0.0% * 5 6.9 + 0.0% * 6 19.3 + 0.0% * 7 21.1 + 0.0% * 8 25.6 + 0.0% *报告对各种故障（如固定0和固定1）的覆盖率及总的故障覆盖率：+-+| F A U L T D E T E C T I O N S U M M A R Y |+-+-+-+-+-+-+| Fault | Faults | Faults Not | Possible | Definite | TOTAL | Category |Analyzed| Detected | Detection | Detection |COVERAGE|+-+-+-+-+-+-+|Stuck-at-0 | 326 | 2 0.6% | 0 0.0% | 324 99.4% | 99.38% |+-+-+-+-+-+-+|Stuck-at-1 | 341 | 4 1.2% | 0 0.0% | 337 98.8% | 98.82% |+-+-+-+-+-+-+| TOTAL | 667 | 6 0.9% | 0 0.0% | 661 99.1% | 99.10% |+-+-+-+-+-+-+报告激励可能探测的故障： * 19/1 51 15/1 23报告激励不能探测的故障： 1/1 1/1 3/1（4）国际标准的数字测试可交换格式DTIF（IEEE1445）数据LASAR后处理LSRTAP生成的TAP文件数据包括电路板功能测试、故障字典检测和探笔引导诊断三种可独立或混合的测试数据，该数据格式已被IEEE制定为国际标准数字测试交换格式3（DTIFDigital Test Interchange Format），数据独立于数字自动测试程序生成器（DATPGDigital Automatic Test Program Generators）和测试系统，为基于数字仿真的TPS的开发和交付提供了一种标准的信息内容和数据格式，保证了LASAR开发的测试程序能100%满足于后续不同自动测试设备的使用。3 基于仿真和ATE的数字电路板自动测试系统图3.4是基于VXI总线为主体的Spectrum-9023型（VXI、GPIB和MX总线混合）自动测试设备的电路板自动测试系统和测试诊断平台，Spectrum-9023型ATE图3.4 基于Specdtrum-9023型自动测试设备的电路板自动测试系统完全支持LASAR生成的后处理文件。其过程是：首先应用LASAR数字仿真软件按照上述提到的测试数据开发程序，实现电路板的测试数据生成，再通过ATE（数字通道采用Teradyne M920、模拟采用Agilent仪器仪表）携带的Lsrimport工具把LASAR生成的标准DTIF文件TAP文件转换成ATE测试本身支持的DTB（数字测试二进制）文件进行测试和诊断，测试程序运行环境采用基于WEB页的Teststudio软件，整个测试过程不需要其它的人工干预，真正实现程序和测试的分离，有效地提高了电路板测试的自动化程度和诊断效率。四、数字电路应用中故障总结数字电路故障诊断系统研制的最终目的是要开发出针对数字电路故障诊断的软件包，使得在数字电路发生故障的时候，只需要利用该软件对故障电路和电路的网表文件进行分析就能确定故障点的范围，然后再使用物理手段如电子束探测等方法最终确定故障点及故障类型，从而大大的缩短查找故障所发费的时间。基于以上目的，设计开发的“数字电路故障诊断系统”由电路建模、故障列表的提取和压缩、测试向量生成和故障诊断定位4部分组成。1、电路建模模型是物理实体与数学抽象之间的桥梁，好的模型是设计和分析的前提和基础 J。要对电路进行故障诊断，首先当然要建立好电路模型。好的电路模型能提高软件模拟的速度，缩短故障诊断的时间。文献3提出了一种基于修改VHDL硬件描述语言的电路建模方法。本方法用VHDL语言对门和导线进行了重新建模，并通过VHDL来进行故障模拟。大多数数字电路都被看做是被导线连接起来的门的集合。电路的主要功能是基于门的功能，通常在VHDL中为电路建模的方法是建立一个通过导线把所有的门连接在一起的模型。这些导线除了把值从一个地方传到另一个地方外没有其他的功能。这是一个普遍接受的用来描述电路结构的方法但是在此建模方法中，把导线作为元件而把门作为决断函数。换句话说，就是把电路考虑成被门互相连接的导线的集合而不是把它考虑成一系列的用导线连接的门。图4.1演示图4.1 建立电路模型诊断电路故障2 、故障列表的提取和压缩在此方法中，导线被假设成为具有特殊功能的适合于故障模拟仿真的部件这些导线被一系列的代表各种逻辑门的决断信号所连接这种建模方法的一个重要优点是它允许门带有任意个输入在传统的建模风格中，拥有不同输入数的具有相同逻辑功能的门必须被建成不同的模型对门模型使用决断函数允许多个信号连接到同一个函数上这种方法的第2个优点是易于插入故障在这里假设门是故障的，只有互相联系的导线能被故障所影响所以，对导线建模相对于对门建模来说能使故障的插更加方便当导线上没有故障的时候，它简单的把值从一头(输入)传到另一头(输出)故障出现时，导线将会有一个固定的0或1输出，这取决于故障类型参数idHum代表导线的编号，每条导线都有一个独一无二的编号信号faultywire用来定义发生故障的导线，全局信号faulttype则定义了故障的类型在一条导线上插入故障是通过将它的编号值赋给faultywire全局信号来实现的通过将导线的编号值与faultywire全局信号进行比较来判断该导线是否有故障3 、测试向量生成测试生成是数字电路故障诊断研究中的核心问题之一数字电路测试生成的方法主要有2大类_6 ：第1种是确定性方法，即采用测试生成算法来推导数字电路测试向量的方法，其中最主要的算法有布尔差分法、D算法、FAN算法等第2种是基于模拟的测试生成算法，它主要是通过故障模拟的方法生成电路的测试集这类测试生成算法包括穷举法、伪穷举法及随机法等比较确定性测试生成方法和非确定性测试生成算法，非确定性测试生成算法的速度要比确定性算法快得多确定性测试生成算法需要大量的使用回溯大量的回溯不仅耗费时间，也会占用大量的存储空间，并不适用于集成电路特别是大规模集成电路因此，使用随机法来产生测试向量随机产生的测试向量施加到被测故障电路中，并将被测故障电路的输出响应与使用模拟器模拟仿真同一向量下正常电路的输出响应相比较，若两者不同则说明此向量能使电路的故障传播到故障的原始输出端，称此向量为失效向量，并将此向量加入失效向量列表。否则不考虑此向量。4、故障诊断定位依靠电路原始输出端的信息得到了失效向量列表，然后就利用电路内部节点的信息对故障进行诊断定位故障诊断定位分为单固定故障的诊断定位和桥接故障的诊断定位。（1）单固定故障的诊断定位单固定故障的诊断比较简单，它基于一个原理：若在某一测试向量下故障传播到了电路的原始输出，则在相同测试向量下该故障点在正常电路的逻辑值必与故障值相反如某故障为Sa一1故障，则在正常电路中的逻辑值应为0其诊断流程如下：将失效向量施加到模拟器中的正常电路中，并获得正常电路中各个节点的逻辑值，将其与简化后的故障列表中的故障比较，若某节点值与故障类型相同(即电路节点值为0时，此节点故障类型为Sa-0)，则将此故障从列表中删除；若节点值与故障类型相反，则说明有可能是此节点存在故障，此故障保留列表中将故障比较完后再施加一个新的失效向量并将故障列表中剩余故障与对应节点值进行比较如此往复直到故障列表中只剩下个故障或失效向量全部用完（2）桥接故障的诊断定位由前所述，利用单固定故障的信息对桥接故障进行诊断定位在单固定故障的覆盖率很高的情况下(955)，对桥接故障也能达到很高的覆盖率 J在这里，桥接故障诊断是基于以下2个结论的：结论1 如果节点 和节点 中存在桥接故障，并且在输入某个测试向量后电路输出端出现了故障效应，那么这2个节点必被驱动为相反的逻辑值结论2 如果在输入端施加某个测试向量后检测到了故障，并且是在节点 和节点 之间存在桥接，那么至少可以检测到其中一个节点相应的单固定故障例如，如果节点 被驱动为逻辑1而节点被驱动为逻辑0，那么可以