数字钟-的设计与实现-数字电路的样板

嘉兴学院机电工程学院电子技术课程设计 0 课程设计任务书课程设计任务书 学生姓名 学生姓名 XXXXXX 专业班级 专业班级 指导教师 指导教师 工作单位 工作单位 题题 目目 多功能数字钟电路设计多功能数字钟电路设计 初始条件 初始条件 74LS390 74LS48 数码显示器 BS202 各 6 片 74LS00 3 片 74LS04 74LS08 各 1 片 电阻若干 电容 开关各 2 个 蜂鸣器 1 个 导线若干 要求完成的主要任务要求完成的主要任务 用中 小规模集成电路设计一台能显示日 时 分秒的数字电子钟 要求如下 1 由晶振电路产生 1HZ 标准秒信号 2 秒 分为 00 59 六十进制计数器 3 时为 00 23 二十四进制计数器 4 可手动校正 能分别进行秒 分 时的校正 只要将开关置于手动位置 可分别 对秒 分 时进行连续脉冲输入调整 5 整点报时 整点报时电路要求在每个整点前鸣叫五次低音 500HZ 整点时再鸣 叫一次高音 1000HZ 时间安排 时间安排 第 20 周理论设计 实验室安装调试 地点 鉴主 15 楼通信实验室一 指导教师签名 指导教师签名 年年 月月 日日 系主任 或责任教师 签名 系主任 或责任教师 签名 年年 月月 日日 嘉兴学院机电工程学院电子技术课程设计 1 多功能数字钟电路设计多功能数字钟电路设计 摘要摘要 数字钟是一种用数字电路技术实现时 分 秒计时的装置 与机械式时钟相比具有 更高的准确性和直观性 且无机械装置 具有更更长的使用寿命 因此得到了广泛的使 用 数字钟从原理上讲是一种典型的数字电路 其中包括了组合逻辑电路和时序电路 目前 数字钟的功能越来越强 并且有多种专门的大规模集成电路可供选择 数字钟适 用于自动打铃 自动广播 也适用于节电 节水及自动控制多路电器设备 它是由数子 钟电路 定时电路 放大执行电路 电源电路组成 为了简化电路结构 数字钟电路与 定时电路之间的连接采用直接译码技术 具有电路结构简单 动作可靠 使用寿命长 更改设定时间容易 制造成本低等优点 从有利于学习的角度考虑 这里主要介绍以中小规模集成电路设计数字钟的方法 嘉兴学院机电工程学院电子技术课程设计 2 1 系统原理框图系统原理框图 数字钟实际上是一个对标准频率 1HZ 进行计数的计数电路 由于计数的起始时间 不可能与标准时间 如北京时间 一致 故需要在电路上加一个校时电路 同时标准的 1HZ 时间信号必须做到准确稳定 通常使用石英晶体振荡器电路构成数字钟 图 1 所示为 数字钟的一般构成框图 图 1 系统原理框图 晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的 32768 z 的 方波信号 可保证数字钟的走时准确及稳定 不管是指针式的电子钟还是数字显示的电 子钟都使用了晶体振荡器电路 分频器电路 分频器电路将 32768HZ 的高频方波信号经 32768 次分频后得 15 2 到 1Hz 的方波信号供秒计数器进行计数 分频器实际上也就是计数器 时间计数器电路 时间计数电路由秒个位和秒十位计数器 分个位和分十位计数 嘉兴学院机电工程学院电子技术课程设计 3 器及时个位和时十位计数器电路构成 其中秒个位和秒十位计数器 分个位和分十位计 数器为 60 进制计数器 而根据设计要求 时个位和时十位计数器为 24 进制计数器 译码驱动电路 译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻 辑状态 并且为保证数码管正常工作提供足够的工作电流 整点报时电路 一般时钟都应具备整点报时电路功能 即在时间出现整点前数秒内 数 字钟会自动报时 以示提醒 其作用方式是发出连续的或有节奏的音频声波 较复杂的也可 以是实时语音提示 2 2 方案设计与论证方案设计与论证 2 12 1 时间脉冲产生电路时间脉冲产生电路 方案一 由集成电路定时器 555 与 RC 组成的多谐振荡器作为时间标准信号源 图 2 555 与 RC 组成的多谐振荡器图 嘉兴学院机电工程学院电子技术课程设计 4 方案二 振荡器是数字钟的核心 振荡器的稳定度及频率的精确度决定了数字钟计时 的准确程度 通常选用石英晶体构成振荡器电路 石英晶体振荡器的作用是产生时间标 准信号 因此 一般采用石英晶体振荡器经过分频得到这一时间脉冲信号 图 3 石英晶体振荡器图 方案三 由集成逻辑门与 RC 组成的时钟源振荡器 图 4 门电路组成的多谐振荡器图 用 555 组成的脉冲产生电路 R1 15 103 R2 68 103 C 10 F 则 555 所产 生的脉冲的为 f 1 43 R1 2 R2 103 10 106 0 947Hz 而设计要求为 1Hz 因此其误差 为 5 3 在精度要求不是很高的时候可以使用 石英晶体振荡电路 采用的 32768 晶体振荡电路 其频率为 32768Hz 然后再经过 15 分 频电路可得到标准的 1Hz 的脉冲输出 R 的阻值 对于 TTL 门电路通常在 0 7 2K 之间 对于 CMOS 门则常在 10 100M 之间 由门电路组成的多谐振荡器的振荡周期不仅与时间常数 RC 有关 而且还取决于门电 路的阈值电压 VTH 由于 VTH容易受到温度 电源电压及干扰的影响 因此频率稳定性较 差 只能用于对频率稳定性要求不高的场合 综上分析 选择方案二 石英晶体振荡电路能够作为最稳定的信号源 嘉兴学院机电工程学院电子技术课程设计 5 2 22 2 分频器电路分频器电路 通常 数字钟的晶体振荡器输出频率较高 为了得到 1Hz 的秒信号输入 需要对振 荡器的输出信号进行分频 通常实现分频器的电路是计数器电路 一般采用多级 2 进制 计数器来实现 例如 将 32768Hz 的振荡信号分频为 1HZ 的分频倍数为 32768 15 2 即实现该分频功能的计数器相当于 15 级 2 进制计数器 从尽量减少元器件数量的角度来 考虑 这里可选多极 进制计数电路 CD4060 和 CD4040 来构成分频电路 CD4060 和 CD4040 在数字集成电路中可实现的分频次数最高 而且 CD4060 还包含振荡电路所需的非 门 使用更为方便 CD4060 计数为 级 进制计数器 可以将 32768 z 的信号分频为 z 其内部 框图如图 2 1 所示 从图中可以看出 CD4060 的时钟输入端两个串接的非门 因此可以 直接实现振荡和分频的功能 图 5 1 CD4046 内部框图 图 5 2 CD4040 内部框图 CD4040 计数器的计数模数为 4096 其逻辑框图如图 5 2 如将 32768Hz 信号 12 2 分频为 1Hz 则需外加一个 8 分频计数器 故一般较少使用 CD4040 来实现分频 综上所述 可选择 CD4060 同时构成振荡电路和分频电路 照图 5 1 在和之 0 CP 0 CP 间接入振荡器外接元件可实现振荡 并利用时计数电路中多一个 2 分频器 后述 可实 现 15 级 2 分频 即可得 1Hz 信号 嘉兴学院机电工程学院电子技术课程设计 6 2 32 3 时间计数器电路时间计数器电路 一般采用 10 进制计数器来实现时间计数单元的计数功能 为减少器件使用数量 可 选 74HC390 其内部逻辑框图如图 6 所示 该器件为双 2 5 10 异步计数器 并且每一计 数器均提供一个异步清零端 高电平有效 图 6 74HC390 1 2 内部逻辑框图 秒个位计数单元为 10 进制计数器 无需进制转换 只需将 与 下降沿有效 相连即可 下降没效 与 1Hz 秒输入信号相连 可作为向上的进位信号与十 位计数单元的 相连 秒十位计数单元为 6 进制计数器 需要进制转换 将 10 进制计数器转换为 进制计 数器的电路连接方法如图 7 所示 其中 可作为向上的进位信号与分个位的计数单元的 相连 图 7 10 进制 6 进制计数器转换电路 分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同 只不 过分个位计数单元的 作为向上的进位信号应与分十位计数单元的 相连 分十位 计数单元的 作为向上的进位信号应与时个位计数单元的 相连 时个位计数单元电路结构仍与秒或个位计数单元相同 但是要求 整个时计数单元 应为 24 进制计数器 不是 10 的整数倍 因此需将个位和十位计数单元合并为一个整体 嘉兴学院机电工程学院电子技术课程设计 7 才能进行 24 进制转换 利用 1 片 75HC390 实现 24 进制计数功能的电路如图 8 所示 另外 图 8 所示电路中 尚余 2 进制计数单元 正好可作为分频器 2Hz 输出信号转 化为 1Hz 信号之用 图 8 24 进制计数器电路 2 4 译码驱动及显示单元电路译码驱动及显示单元电路 译码电路的功能是将 秒 分 时 计数器的输出代码进行翻译 变成相 应的数字 用于驱动 LED 七段数码管的译码器常用的有 74LS48 74LS48 是 BCD 7 段译码 器 驱动器 其输出是 OC 门输出且低电平有效 专用于驱动 LED 七段共阳极显示数码管 如图 9 所示 若将 秒 分 时 计数器的每位输出分别接到相应七段译码器 的输入端 便可进行不同数字的显示 2 52 5 校时电路校时电路 方案一 通常 校正时间的方法是 首先截断正常的计数通路 然后再进行人工 出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端 校正好后 再 转入正常计时状态即可 根据要求 数字钟应具有分校正和时校正功能 因此 应截断 分个位和时个位的直接计数通路 并采用正常计时信号与校正信号可以随时切换的电路 接入其中 图 10 所示为所设计的校时电路 嘉兴学院机电工程学院电子技术课程设计 8 图 9 方案一校正电路图 方案二 方案二与方案一原理差不多 但多了 0 01uf 的电容防抖动 图 10 方案二校正电路图 嘉兴学院机电工程学院电子技术课程设计 9 方案三 校准电路由基本 RS 触发器和 与 门组成 基本 RS 触发器的功能是产生 单脉冲 主要作用是起防抖动作用 未拨动开关 K 时 与非 门 G2 的一个输入端接地 基本 RS 触发器处于 1 状态 这是数字钟正常工作 分 进位脉冲能进入 分 计 数器 拨动开关 K 时 与非 门 G1 的一个输入端接地 于是基本 RS 触发器转为 0 状态 秒状态可以直接进入 分 计数器 而 分 进位脉冲被阻止进入 因而能较快 地校准分计数器的计数值 校准后 将校正开关恢复原位 数字钟继续进行正常计时工 作 图 11 方案三校正电路 通过比较可知 方案二和方案三比方案一多了防抖动的措施 稳定性更好 方案二 和方案三相比 防抖动措施更好 更完备 但电路也更为复杂 成本也更高 通过比较 选择方案二 既能实现防抖动功能 做出事物也更经济一些 2 62 6 报时电路报时电路 方案一 采用仿广播台整点报时的功能 每当数字钟计时快要到正点时候发出响声 通常按照四低音 一高音的顺序发出间断声 以最后一声高音结束的时刻为正点时刻 4 低音 约 500Hz 分别发生在 59 分 51 秒 发生在 59 分 53 秒 发生在 59 分 55 秒 发生 嘉兴学院机电工程学院电子技术课程设计 10 在 59 分 57 秒 最后一声高音 约 1KHz 发生在 59 分 59 秒 他们的持续时间均为一 秒 图 12 方案一报时电路 方案二 方案二与方案一实现功能一样 电路不一样 嘉兴学院机电工程学院电子技术课程设计 11 图 13 方案二报时电路 3 3 单元电路的设计单元电路的设计 3 13 1 时间脉冲产生电路的设计时间脉冲产生电路的设计 图 14 产生 1Hz 时间脉冲的电路图 CD4060 同时构成振荡电路和分频电路 如图 14 在 MR 和 RS 之间接入振荡器外接元 件可实现振荡 并利用时计数电路中多一个 2 分频器可实现 15 级 2 分频 即可得 1Hz 信 号 嘉兴学院机电工程学院电子技术课程设计 12 3 23 2 计数电路的设计计数电路的设计 秒 分计数器为 60 进制计数器 小时计数器为 24 进制计数器 实现这两种模数的 计数器采用中规模集成计数器 CC40161 3 2 13 2 1 6060 进制计数器的设计进制计数器的设计 秒 计数器电路与 分 计数器电路都是 60 进制 它由一级 10 进制计数器和一 级 6 进制计数器连接构成 如图 4 所示由 CC40161 构成的 60 进制计数器 首先将两片 CC40161 设置成十进制加法计数器 将两片计数器并行进位则最大可实现 100 进制的计数 器 现要设计一个 60 进制的计数器 可利用 反馈清零 的方法实现 当计数器输出 2Q32Q22Q12Q0 1Q3Q2Q1Q0 0110 0000 时 通过门电路形成一置数脉冲 使计数器 归零 图 15 60 进制计数器电路图 3 2 23 2 2 2424 进制计数器的设计进制计数器的设计 同理当个位计数状态为 Q3Q2Q1Q0 0100 十位计数器状态为 Q3Q2Q1Q0 0010 时 要求计数器归零 嘉兴学院机电工程学院电子技术课程设计 13 图 16 17 24 进制计数器图 3 3 译码及驱动显示电路译码及驱动显示电路 译码电路的功能是将 秒 分 时 计数器的输出代码进行翻译 变成相 应的数字 用于驱动 LED 七段数码管的译码器常用的有 74LS48 74LS48 是 BCD 7 段译码 器 驱动器 其输出是 OC 门输出且低电平有效 专用于驱动 LED 七段共阳极显示数码管 由 74LS48 和 LED 七段共阳数码管组成的一位数码显示电路如图 16 所示 若将 秒 分 时 计数器的每位输出分别接到相应七段译码器的输入端 便可进行不同数 字的显示 嘉兴学院机电工程学院电子技术课程设计 14 图 18 译码及驱动显示电路图 3 43 4 校时电路的设计校时电路的设计 数字种启动后 每当数字钟显示与实际时间不符进 需要根据标准时间进行校时 校 秒 时 采用等待校时 校 分 时 的原理比较简单 采用加速校时 对校时电路的要求是 1 在小时校正时不影响分和秒的正常计数 2 在分校正时不影响秒和小时的正常计数 如图 17 所示 当开关打向下时 因为校正信号和 0 相与的输出为 0 而开关的另一 端接高电平 正常输入信号可以顺利通过与或门 故校时电路处于正常计时状态 当开 关打向上时 情况正好与上述相反 这时校时电路处于校时状态 与非门可选 74LS00 非门则可用与非门 2 个输入端并接来代替节省芯片 因此实际使用时 须对开关的状态 进行消除抖动处理 图 17 为加 2 个 0 01uF 的电容 嘉兴学院机电工程学院电子技术课程设计 15 图 19 校时电路图 3 53 5 报时电路报时电路 根据要求 电路应在整点前 10 秒钟内开始整点报时 即当时间在 59 分 50 秒到 59 分 59 秒期间时 报时电路报时控制信号 当时间在 59 分 50 秒到 59 分 59 秒期间时 分 十位 分个位和秒十位均保持不变 分别为 5 9 和 5 因此可将分计数器十位的 Q 和 Q 个位的 Q 和 Q 及秒计数器十位的 Q 和 Q 相与 从而产生报时控制信号 选蜂鸣器为电声器件 蜂鸣器是一种压电电声器件 当其两端加上一个直流电压时 酒会发出鸣叫声 两个输入端是极性的 其较长引脚应与高电位相连 图 19 的三极管时 为了驱动蜂鸣器 嘉兴学院机电工程学院电子技术课程设计 16 图 20 报时电路图 嘉兴学院机电工程学院电子技术课程设计 17 3 63 6 电路总图电路总图 图 21 电路总图 嘉兴学院机电工程学院电子技术课程设计 18 4 4 仿真结果及分析仿真结果及分析 4 14 1 时钟结果仿真时钟结果仿真 图 22 时钟结果仿真图 4 24 2 秒钟个位时序图秒钟个位时序图 图 23 秒钟个位时序图 其他计数器的时序图原理一样 这里就不在赘述 嘉兴学院机电工程学院电子技术课程设计 19 4 34 3 报时电路时序图报时电路时序图 图 24 报时电路时序图 蜂鸣器选择的是 500HZ 的 所以 500HZ 的脉冲过来时候会发出四个脉冲 也就是前 面提到的四个低音 4 44 4 测试结果分析测试结果分析 经测试之后 电路可以实现设计要求 可以实现数字钟的基本功能 比如计数 如 图 22 同时多功能模块校时功能和报时功能都可以使用 如图 24 基于仿真结果可以认 定 此次多功能数字钟的设计是成功的 嘉兴学院机电工程学院电子技术课程设计 20 5 5 心得与体会心得与体会 在此次的数字钟设计过程中 更进一步地熟悉了芯片的结构及掌握了各芯片的工作 原理和其具体的使用方法 这学期数电实验课的考试就是做的数字钟 所以在计数模块 上面有以前的经验 设计技术模块很快就得出了正确的结果 虽然跟实验室用得芯片不 一样 但原理不一样 我也得出结论 不同的电路可以实现同样的功能 我们应该设计 最简单 最经济 最实用的电路 当然这个不一定所有条件都符合 找到一个最大限度 满足各种条件的方案是我们设计的目标 每次课程设计是一次难得的锻炼机会 让我们能够充分利用所学过的理论知识还有 自己的想象的能力 另外还让我们学习查找资料的方法 以及自己处理分析电路 设计 电路的能力 我相信是对我的一个很好的提高 平时在学习理论知识的时候 我们应该 更注重实践 应付考试有考试的方法 这次的课程设计让我懂得了它们在实际中的用途 还有我们身边的很多数字钟电路 这些都是我们自己可以实现的 以前那些神秘的东西 在不断的学习过程中变得不再那么神秘 我相信 以后还有更多的谜底被揭开 通过这 次课程设计 我还更加深了理论知识的学习 这次的设计电路我用到了计数器 译码器 等 通过自己分析和设计更好地运用了它们 而且还学会了它们更多的功能 发现它们 的功能远比书上说的多很多 可以利用不同的接法设计出各种各样不同的电路出来 模 电课程设计学到得方法在这里可以继续使用 比如 MULTISIM 等学习软件 给设计提供了 很大的便利 课程设计机会不多 这学期很好 有足够的时间 上学期因为模电课程设 计临近期末才给出来 做得很匆忙 觉得不是敷衍老师 而是敷衍自己 虽然自己很努 力的做了 但觉得做得不够好 难免有点遗憾 这学期本来课不多 课程设计又给得比 较早 自己认真做了 觉得还是小有收获 碰到的问题越让人绝望 解决问题之后的喜悦程度就越高 作为工科类的学生 以 后工作了难免要碰到许许多多的问题 不要绝望 坚持 直到看到胜利的曙光 嘉兴学院机电工程学院电子技术课程设计 21 6 6 参考文献参考文献 1 数字电子技术基础 康华光 主编 高等教育出版社 2 电子线路设计 实验 测试 第三版