出租车计价器

燕山大学本科生毕业设计 论文 学 号 学生 姓名 专业 班级 题目基于 CPLD 的出租车计价器设计 课题 来源自选 主要内容 研制可用于计算 显示运费数目的计价器电路 基本要求 使用 CPLD 器件 在实验箱上实现 设每运行 0 5m 产生一个传感脉冲 起步里程 起步价可设定 每公里单价可设定 每 0 5 公里刷新一次显示 且提前显示 中途停车时 计时收费 单价可设定 里程超过 20 公里时单价加倍 能显示单价和总价 论文 综述 外文翻译等要求按学校教务处规定 参考资料 CPLD 原理 MC51 单片机原理 数字电路 周次1 45 89 1213 1617 19 应完成的内容 调研 查资料研究总体方 案 模块设 计 总体设计 仿真 硬件调试 撰写论文答辩 指导教师 系级教学 单位审批 摘要 I 摘 要 随着出租车行业的发展 对出租车计价器的要求也越来越高 用户不 仅要求计价器性能稳定 计费准确 有防作弊功能 而且由于不同的地区 计价方式存在差异 各个地区的起步里程 起步价 每公里单价以及停车 收费价都是不同的 并且有些地区有夜间收费及郊区收费等 而有些地区 则无夜间收费和郊区收费 而有超程费 因此 用户迫切的要求有一款功 能完备的计价器 本文介绍了一个以 Altera 公司可编程逻辑芯片 EPF10K10LC84 4 为控 制核心 附加一定外围控制电路组成的出租车计价器系统 详细的介绍了 出租车计价器系统的组成及工作原理 简述了在 EDA 平台上用单片 CPLD 器件构成该数字系统的设计思想和实现过程 论述了起步里程调整模块 各种单价可变模块 计费模块 译码动态扫描等模块的设计方法和技巧 随着科技的进步 电子产品的更新日新月异 EDA Electronic Design Automation 技术作为电子产品开发研制的源动力 数字系统随着 EDA 技 术的高速发展 电子系统的设计技术和工具发生了深刻的变化 大规模可 编程逻辑器件 CPLD FPGA 的出现 给设计人员带来了诸多方便 只有 掌握了 EDA 技术才有能力参与世界电子工业市场的竞争 才能生存与发 展 关键词 EDA 出租车计价器 计数器 寄存器 扫描电路 燕山大学本科生毕业设计 论文 II Abstract With the taxi industry taxi valuation by the increasingly high demands of users not only requires valuation device performance stability before accurate anti fraud functions but for different valuation methods region there are differences in various regions starting mileage taxis and the cost per km for parking fees are different charges and a night in some areas and the outskirts of charges and fees and in some areas no night outskirts charges and a super charge Therefore users require urgent paragraph functions valuation devices This introduced a Altera Company programmable logic chips EPF10K10LC84 4 for the control of the core additional certain external control circuit formed by taxi costing system Detailed system introduced by taxi costing the composition and working principles Outlined in the EDA platform used CPLD devices constitute the digital system design concepts and realization process Discussed starting mileage adjustment module various cost variable module costing module decoding dynamic scanning module the design methodology and techniques With advances in technology electronic products are updated EDA Electronic Design Automation technology as a source for the development of electronic products high speed digital systems with EDA technology development electronic system design techniques and tools changed the emergence of large scale programmable logic devices CPLD FPGA to designers brought many convenience Only by grasping the EDA technology participation in the world electronics industry will be capable of competition in the market to survive and develop Keywords EDA taxi costing devices counter register scanning circuit 燕山大学本科生毕业设计 论文 目 录 摘摘 要要 I Abstract II 第第 1 章章 绪论绪论 1 1 1 课题背景 1 1 1 1 课题背景 1 1 1 2 CPLD 与 EDA 技术 1 1 2 课题目的及意义 2 1 3 论文简介 2 1 3 1 论文内容 2 1 3 2 章节安排 3 1 4 本章小结 3 第第 2 章章 CPLD 与与 EDA 技术技术 4 2 1 CPLD 技术 4 2 2 1 编程逻辑器件的发展 4 2 2 2 可编程逻辑器件的特点 5 2 2 3 可编程逻辑器件的应用前景 6 2 2 EDA 技术 8 2 2 1 EDA 技术概述 8 2 2 2 EDA 技术的基本特征 9 2 2 3 EDA 技术的特点 9 2 2 4 EDA 技术发展趋势 10 2 3 本章小结 11 第第 3 章章 设计方案设计方案 12 3 1 设计思路 12 3 2 方案设计 比较与论证 13 3 2 1 方案一 利用加法器进行加法运算 13 燕山大学本科生毕业设计 论文 i 3 2 2 方案二 利用计数器进行加法运算 14 3 3 本章小结 14 第第 4 章章 出租车计价器设计出租车计价器设计 15 4 1 起步里程可变模块 0KBLC 15 4 2 传感脉冲模块 0CGMC 19 4 3 20KM 后单价加倍模块 ODJJB 和 CCJB 20 4 3 1 ODJJB 模块 20 4 3 2 CCJB 模块 21 4 4 起步价模块 QBJ 22 4 5 可变单价模块 BDJ 25 4 6 停车价设置与计费模块 TCJ 27 4 7 计费模块 JF 29 4 8 扫描显示模块 XS 30 4 9 脉冲分频部分 31 4 9 1 计时脉冲 1HZ 31 4 9 2 传感脉冲 500HZ 32 4 10 整体仿真 33 4 11 硬件测试 34 4 12 本章小结 36 结结 论论 37 参考文献参考文献 38 致谢致谢 39 燕山大学本科生毕业设计 论文 0 第 1 章 绪论 1 1 课题背景 1 1 1 课题背景 随着出租车行业的发展 对出租车计价器的要求也越来越高 用户不 仅要求计价器性能稳定 计费准确 有防作弊功能 而且不同的地区计价 方式存在差异 各个地区的起步里程 起步价 每公里单价以及停车收费 价都是不同的 并且有些地区有夜间收费及郊区收费等 而有些地区则无 夜间收费和郊区收费 而有超程费 由于人们生活水平的提高 出租车的计费形式也随着不断地调整 国 内的大城市几乎每年都要调整一次计费模式 用户迫切的需要有一款各部 分的参数可以随意设定的计价器 本文就介绍了一款以 Altera 公司可编程 逻辑芯片 EPF10K10LC84 4 为控制核心 附加一定外围控制电路组成的出 租车计价器系统 详细的介绍了出租车计价器系统的组成及工作原理 简 述了在 EDA 平台上用单片 CPLD 器件构成该数字系统的设计思想和实现 过程 此计价器具有起步里程可调 各种价格可调的功能 基本满足了用 户的要求 1 1 2 CPLD 与 EDA 技术 1 CPLD 技术 随着数字集成电路的不断更新换代 特别是可编程逻辑器件的出现 使得传统的数字系统设计方法发生了根本的改变 可编程逻辑器件PLD Programmable Logic Device 是一种数字电路 它可以由用户来进行编程和 进行配置 利用它可以解决不同的逻辑设计问题 PLD由许多逻辑门电路 触发器以及内部连接电路构成 利用软件和硬件 编程器 可以对其进行编 程 从而实现特定的逻辑功能 可编程逻辑器件的灵活性使得硬件系统设计师在实验室里用一台计算 机 一套相应的 EDA 软件和可编程逻辑芯片就可以完成数字系统设计与 生产 而其中应用最广泛的可编程逻辑器件当属 FPGA 和 CPLD FPGA 和 CPLD 都是可编程逻辑器件 它们是在 PAL GAL 等逻辑器件的基础 上发展起来的 同以往的 PAL GAI 等比较 FPGA CPLD 的规模更大 第 1 章 绪论 1 它可以替代几十甚至几千块通用 IC 芯片 这样的 FPGA CPLD 实际上就 是一个子系统部件 因此它受到了世界范围内电子工程设计人员的广泛关 注和普遍欢迎 2 EDA 技术 EDA是电子设计自动化 Electronic Design Automation 缩写 是90年 代初从CAD 计算机辅助设计 CAM 计算机辅助制造 CAT 计算机辅助测 试 和CAE 计算机辅助工程 的概念发展而来的 就是以大规模可编程逻辑 器件为设计载体 以硬件描述语言为系统逻辑描述的主要表达方式 用计 算机 可编程逻辑器件的开发软件及实验开发系统作为设计工具 通过有 关的开发软件 将自动完成对电子系统的硬件系统的逻辑编译 逻辑分割 逻辑综合及优化 逻辑布局布线 以及对特定目标芯片的适配编译 逻辑 映射 编程下载等工作 最终形成集成电子系统或专用集成芯片的一门新 技术 1 1 2 课题目的及意义 基于 CPLD 的出租车计价器属于数字电子 EDA 设计课题 数字电子技术是当前发展最快的学科之一 和模拟电子技术相比它具 有很好的优点 1 便于高度集成化 2 工作可靠性高 抗干扰能力强 3 数字信息便于长期保存 4 数字集成电路产品系列多 通用性强 成本低 5 保密性好 数字电路的设计过程和方法在不断的发展和完善 由于半导体技术的 迅速发展 微型计算机的广泛应用 所以数字电子技术在现代科学技术领 域中占很重要的地位 应用也更加广泛 只有学好数字电子 掌握了EDA 技术才有能力参与世界电子工业市场的竞争 才能生存与发展 2 1 3 论文简介 1 3 1 论文内容 本论文所介绍的出租车计价器是基于 CPLD 技术的 文中首先介绍了 数字电子 EDA CPLD 技术的发展 然后分析了本设计的具体方案 最后 详细的介绍了本设计中各个部分的逻辑组成 并且通过仿真波形来验证方 燕山大学本科生毕业设计 论文 2 案的正确性和其逻辑的可行性 在所有的论证都表明此设计逻辑正确后 对其进行硬件测试 以进一步验证设计的合理性 1 3 2 章节安排 第一章 绪论 介绍课题背景 第二章 CPLD 与 EDA 技术的简介 第三章 介绍设计方案的选择和整体思路 第四章 具体介绍各个部分的设计思路 1 4 本章小结 本章从大体上介绍了本课题的背景 从总体上介绍了本文的内容 第 1 章 绪论 3 第 2 章 CPLD 与 EDA 技术 电子设计自动化 EDA 的实现是与 CPLD FPGA 技术的迅速发展息 息相关的 CPLD FPGA 是 80 年代中后期出现的 其特点是具有用户可编 程的特性 利用 PLD FPGA 电子系统设计工程师可以在实验室中设计出 专用 IC 实现系统的集成 从而大大缩短了产品开发时间 降低了开发成 本 此外 CPLD FPGA 还具有静态可重复编程和在线动态结构特性 使 硬件的功能可像软件一样通过编程来修改 不仅使设计修改和产品升级变 得十分方便 而且极大地提高了电子系统的灵活性和通用能力 电路设计工程师设计一个电路首先要确定线路 然后进行软件模拟及 优化 以确认所设计电路的功能及性能 然而随着电路规模的不断增大 工作频率的不断提高 将会给电路引入许多分布参数的影响 而这些影响 用软件模拟的方法较难反映出来 所以有必要做硬件仿真 FPGA CPLD 就可以实现硬件仿真以做成模型机 将软件模拟后的线路经一定处理后下 载到 FPGA CPLD 就可容易地得到一个模型机 从该模型机 设计者就 能直观地测试其逻辑功能及性能指标 2 1 CPLD 技术 2 2 1 编程逻辑器件的发展 可编程逻辑器件PLD Programmable Logic Device 是一种数字电路 它 可以由用户来进行编程和进行配置 利用它可以解决不同的逻辑设计问题 PLD由许多逻辑门电路 触发器以及内部连接电路构成 利用软件和硬件 编程器 可以对其进行编程 从而实现特定的逻辑功能 3 可编程逻辑器件自70年代初期以来经历了从PROM PLA PAL GAL到CPLD和FPGA的发展过程 在结构 工艺 集成度 功能 速度和 灵活性方面都有很大的改进和提高 其大致的演变过程主要有以下三个发 展阶段 1 早期的可编程逻辑器件 70年代初期的PLD主要用于解决各种类型的存储问题 如可编程只读 存储器 PROM 紫外线可擦除只读存储器 EPROM 和电可擦除只读存储 器 EEPROM 由于结构的限制 它们只能完成简单的数字逻辑功能 燕山大学本科生毕业设计 论文 4 2 结构上稍微复杂的可编程芯片 第 2 章 CPLD 与 EDA 技术 5 70年代末到80年代初 AMD公司和Lattice公司先后推出了可编程逻辑 器件PLD 产品主要为PAL 可编程阵列逻辑 Programmable Array Logic GAL 通用阵列逻辑 Generic Array Logic 和PLA 可编程逻辑阵列 Programmable Logic Array 这一类PLD在设计上有很强的灵活性 可以实 现速度特性较好的逻辑功能 但由于结构简单 它们只能实现规模较小的 电路 3 功能齐全 编程灵活的可编程逻辑器件 80年代中期 Altera 公司和Xilinx 公司同期推出了CPLD 复杂可编程 逻辑器件Complex Programmable Logic Device 和FPGA 现场可编程门阵列 Field Programmable Gates Array 它们都具有体系结构和逻辑单元灵活 集成度高以及适用范围宽等特点 可以实现较大规模的电路 进人90年代后 可编程逻辑集成电路技术进入了飞速发展的时期 除 继续提高器件的集成度和速度等技术指标外 在系统可编程技术ISP In System Programmability 和扫描测试技术的出现 使得可编程逻辑器件在器 件编程技术和器件测试技术方面也获得了划时代的进步 2 2 2 可编程逻辑器件的特点 随着数字集成电路的不断更新和换代 特别是可编程逻辑器件的出现 使得传统的数字系统设计方法发生了根本的改变 可编程逻辑器件的灵活 性使得硬件系统设计师在实验室里用一台计算机 一套相应的EDA软件和 可编程逻辑芯片就可以完成数字系统设计与生产 而其中应用最广泛的可 编程逻辑器件当属FPGA和CPLD FPGA和CPLD都是可编程逻辑器件 它 们是在PAL GAL等逻辑器件的基础上发展起来的 同以往的PAL GAI等 比较 FPGA CPLD的规模更大 它可以替代几十甚至几千块通用IC芯片 这样的FPGA CPLD实际上就是一个子系统部件 因此它受到了世界范围 内电子工程设计人员的广泛关注和普遍欢迎 FPGA是新一代面向用户的可编程逻辑器件 它的功能密度远远超过 其他PLD器件 一块FPGA可以替代 100 200 片标准器件或者 20 40 片 GAL器件 其I O引脚数多达100余条 所以一片FPGA芯片可以替代多个 逻辑功能复杂的逻辑部件 或者一个小型数字系统 自FPGA问世以来 它已在许多领域获得了广泛的应用 4 逻辑单元型结构 LCA Logic Cell Array 的FPGA由三部分组成 即逻 辑单元阵列CLB Configurable Logic Block I O单元 互联资源 5 这种类 燕山大学本科生毕业设计 论文 6 型结构的特点是通过对CLB编程实现逻辑功能 通过对I O单元编程确定输 入或输出结构 通过对互联资源编程实现CLB之间 CLB与I O单元之间 I O单元之间的互联关系 从而实现用户所需要的逻辑功能 PAL结构扩展 型FPGA则是在PLA基础上加以改进和扩展 大幅度增加了寄存器数量和 I O引脚数 增设了可编程互联资源 改善了互联模式 改进了阵列结构 使得芯片的利用率大大提高 CPLD器件的结构是一种与阵列可编程 或阵列固定的与或阵列形式 PAL GAL都采用这种形式 但CPLD同它们相比 增加了内部连线 对 逻辑宏单元和I O单元也有重大改进 一般情况下 CPLD器件中包含三种 结构 可编程逻辑宏单元 可编程I O单元 可编程内部连线 部分CPLD 器件内还集成了RAM FIFO或双口RAM等存储器 以适应DSP应用设计的 要求 CPLD器件具有同FPGA器件相似的集成度和易用性 在速度上还有 一定的优势 因此 在可编程逻辑器件技术的竞争中它与FPGA并驾齐驱 成为两支领导可编程器件技术发展的力量之一 2 2 3 可编程逻辑器件的应用前景 随着电子技术的高速发展 今天的CPLD和FPGA器件在集成度 功能 和性能 速度及可靠性 方面已经能够满足大多数场合的使用要求 用 CPLD FPGA等大规模可编程逻辑器件取代传统的标准集成电路 接口 电路和专用集成电路已成为技术发展的必然趋势 6 1 PLD 在 ASIC 设计中的应用 可编程逻辑器件是在ASIC 专用型集成电路Application Specific Integrated Circuit 设计的基础上发展起来的 在ASIC设计方法中 通常采 用全定制和半定制电路设计方法 设计完成后 如果不能满足要求 就得 重新设计再进行验证 这样就使得设计开发周期变长 产品上市时间难以 保证 大大增加了产品的开发费用 FPGA CPLD芯片是特殊的ASIC芯片 它们除具有ASIC的特点之外 还具有自身的优势 目前 ASIC的容量越来越大 密度已达到平均每平方英寸1百万个门 电路 芯片密度虽然不断提高 但芯片却受到引脚的限制 片上引脚虽然 很多 但接入内核的引脚数目却是有限的 而选用FPGA CPLD则不存在 这样的限制 因为现在可达到的金属层数目增强了产品的优势 FPGA CPLD芯片的规模越来越大 其单片逻辑门数已达到上百万门 实 第 2 章 CPLD 与 EDA 技术 7 现的功能也越来越强 同时可以实现系统集成 7 另外 与ASIC相比 编程逻辑器件研制周期较短 先期开发费用较低 也没有最少订购数量的限制 所有这一切简化了库存管理 随着每个门电 路成本的降低和每个器件中门电路数量的增加 可编程逻辑器件正在大 举打人传统的门阵列领域 并已有少量的打入了标准单元ASIC的领域 2 在电子技术领域中的应用 1 在微机系统中的应用FPGA CPLD可以取代现有的全部微机接口芯 片 实现微机系统中的地址译码 总线控制 中断及DMA控制 DRAM管 理和I O接口电路等功能 利用CPLD和FPGA可以把多个微机系统的功能 集成在同一块芯片中 即进行所谓的 功能集成 2 在通信领域中的应用现代通信系统的发展方向是功能更强 体积 更小 速度更快 功耗更低 FPGA CPLD在集成度 功能和速度上的优 势正好满足通信系统的这些要求 所以现在无论是民用的移动电话 程控 交换机 集群电台 广播发射机和调制解调器 还是军用的雷达设备 图 像处理设计 遥控遥测设备 加密通信机都已广泛地使用大规模可编程逻 辑器件 3 在数字信号处理技术 DSP 领域中的应用DSP在很多领域具有广 泛的用途 如雷达 图像处理 数据压缩 数字电视和数字通信机等 随 着DSP系统复杂程度和功能要求的提高 用DSP解决方案愈现出其缺陷性 实时性不强 灵活性太差 不适合在实验室或技术开发等场合使用等 现 在 FPGA CPLD为DSP提供了解决问题的方案 FPGA CPLD和DSP技术 结合 能够在集成度 速度 实时性 和系统功能方面满足DSP的需要 应用FPGA CPLD设计DSP系统可以减少系统体积 提高系统的工作速度 例如 用FPGA可以将一块PC机长卡大小的图像处理板缩小到一块FPGA芯 片和几片外围电路上 可编程逻辑器件是逻辑器件家族发展最快的一类器件 可编程逻辑器 件的出现使得其产品开发周期缩短 现场灵活性好 开发风险变小 随着 工艺 技术及市场的不断发展 PLD产品的价格将越来越便宜 集成度越 来越高 速度越来越快 再加上其设计开发采用符合国际标准的 功能强 大的通用性EDA工具 可编程器件的应用前途将愈来愈广阔 FPGA CPLD以其不可替代的地位 将越来越受到也内人士的关注 燕山大学本科生毕业设计 论文 8 2 2 EDA 技术 2 2 1 EDA 技术概述 EDA是电子设计自动化 Electronic Design Automation 缩写 是90年 代初从CAD 计算机辅助设计 CAM 计算机辅助制造 CAT 计算机辅助测 试 和CAE 计算机辅助工程 的概念发展而来的 8 EDA技术是以计算机为工作平台 融合先进的微电子技术 计算机技 术 智能化技术最新成果根据硬件描述语言HDL以 Hardware Description language 完成的设计文件 自动地完成逻辑编译 化简 分割 综合及优 化 布局布线 仿真以及对于特定目标芯片的适配编译和编程下载等工作 直至实现既定的电子线路系统功能 EDA技术是一门综合性学科 它打破了软件和硬件间的壁垒 代表了 电子设计技术和应用技术的发展方向 EDA技术主要能对电子系统进行三 方面的辅助设计工作 即IC设计 电子电路设计和PCB设计 电子系统的 设计 根据计算机辅助设计技术介入人的程度 一般可以分为三类 1 人工设计方法 从方案的提出到验证和修改均由人工完成 其验证需要搭建实际电路 来实现 此法花费大 效率低 制造周期长 而且目前很多的产品实际上 已无法由人工来完成 属于刀耕火种的时代 2 计算机辅助设计CAD Computer Aided Design 从20世纪70年代以来 人们开始使用计算机来进行IC版图设计和PCB 布局布线 并发展为可以进行电路功能设计和结构设计 增加了原理图输 入 逻辑仿真 电路性能分析和自动布局布线等功能 应该说CAD技术取 得了巨大的成功 但由于各种软件千差万别 功能比较单一 自动化和智 能化程度还不高 并没有把人从繁琐的设计工作中解放出来 3 电子设计自动化EDA 20世纪90年代进人EDA阶段 随着电子和计算机的发展 电子产品的 设计 测试及制造等各个环节 都已经与计算机系统紧密联系 现代电子 产品在性能提高 集成度和精密度不断增加的同时 产品更新换代的周期 越来越短 这就要求从产品的设计开始 到制造及测试等各个阶段必须提 高效率 降低成本 它是CAD技术发展的必然产物 是现代电子设计技术 的核心 第 2 章 CPLD 与 EDA 技术 9 2 2 2 EDA 技术的基本特征 EDA代表了当今电子设计技术的最新发展方向 利用EDA工具 电子 设计师可以从概念 算法 协议等开始设计电子系统 大量工作可以通过 计算机完成 并可以将电子产品从电路设计 性能分析到设计出IC版图或 PCB版图的整个过程在计算机上自动处理完成 设计者采用的设计方法是 一种高层次的 自顶向下 的全新设计方法 这种设计方法首先从系统设 计入手 在顶层进行功能方框图的划分和结构设计 在方框图一级进行仿 真 纠错 并用硬件描述语言对高层次的系统行为进行描述 在系统一级 进行验证 然后 用综合优化工具生成具体门电路的网络表 其对应的物 理实现级可以是印刷电路板 PCB 或专用集成电路 ASIC 设计者的工作 仅限于利用软件的方式 即利用硬件描述语言和EDA软件来完成对系统硬 件功能的实现 由于设计的主要仿真和调试过程是在高层次上完成的 这 既有利于早期发现结构设计上的错误 避免设计工作的浪费 又减少了逻 辑功能仿真的工作量 提高了设计的一次性成功率 由于现代电子产品的复杂度和集成度的日益提高 一般分离的中小规 模集成电路组合已不能满足要求 电路设计逐步地从中小规模芯片转为大 规模 超大规模 LSI VLSI 芯片 具有高速度 高集成度 低功耗的可编 程ASIC器件已蓬勃发展起来 9 在EDA技术中所用的大规模 超大规模 LSI VL SI 芯片被称为可编程ASIC芯片 这些可编程逻辑器件自70年代以 来 经历了PAL GAL CPLD FPGA几个发展阶段 其中CPLD 复杂可 编程逻辑器件 FPGA 现场可编程逻辑器件 属高密度可编程逻辑器件 目 前集成度已高达200万门 片以上 它将掩模ASIC集成度高的优点和可编程 逻辑器件设计生产方便的特点结合在一起 特别适合于样品研制或小批量 产品开发 使产品能以最快的速度上市 而当市场扩大时 它可以很容易 地转由掩模ASIC实现 因此开发风险也大为降低 可以说CPLD FPGA器 件 已成为现代高层次电子设计方法的实现载体 2 2 3 EDA 技术的特点 EDA技术 就是以大规模可编程逻辑器件为设计载体 以硬件描述语 言为系统逻辑描述的主要表达方式 用计算机 可编程逻辑器件的开发软 件及实验开发系统作为设计工具 通过有关的开发软件 将自动完成对电子 系统的硬件系统的逻辑编译 逻辑分割 逻辑综合及优化 逻辑布局布线 燕山大学本科生毕业设计 论文 10 至对于特定目标芯片的适配编译 逻辑映射 编程下载等工作 最终形成 集成电子系统或专用集成芯片的一门新技术 利用EDA技术进行电子系统 的设计 具有以下几个特点 10 1 用软件的方式设计硬件 2 用软件方式设计的系统到硬件系统的转换 由有关的开发软件自 动完成 3 设计过程中可用有关软件进行各种仿真 4 系统可现场编程 在线升级 5 整体系统可集成在一个芯片上 体积小 功耗低 可靠性高 在EDA软件平台上进行电子电路设计具有以下优点 1 在计算机上进行仿真与调试避免了硬件组装之后再进行电路调试 的弊端 设计人员将问题的解决放在硬件组装之前 这样既可以简化设计 过程 又可以减少设计风险及成本 缩短设计周期 2 由于EDA软件的引入 增强了设计者对设计过程的分析和制造的 可控性 在设计过程中即可预知设计结果 使所设计产品达到一次开发成 功 3 可以将一些常用的模块定义为相应的逻辑符号 以便共享和复用 提高了工作效率 4 采用层次化的设计方法 容易实现递增式设计和并行设计 5 用单片CPLD器件 替代多片通用数字电路构成的数字系统 具有 积小 可靠性高 功耗低等优点 2 2 4 EDA 技术发展趋势 EDA技术在进人21世纪后 由于更大规模的FPGA和CPLD器件的不断 推出 在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件 不断更新 增加 使电子EDA技术得到了更大的发展 电子技术全方位发 展的EDA领域 EDA使得电子领域各学科的界限更加模糊 更加互为包容 突出表现在以下几个方面 11 1 使电子设计成果以自主知识产权的方式得以明确表达和确认成为 可能 2 基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核 模块 3 软硬件IP核在电子行业的产业领域 技术领域和设计应用领域得 第 2 章 CPLD 与 EDA 技术 11 到进一步确认 4 Soc高效低成本设计技术的成熟 2 3 本章小结 本章详细介绍了CPLD和EDA技术的产生 现状以及发展 随着半导体技术 集成技术和计算机技术的迅猛发展 电子系统的设 计方法和设计手段都发生了很大的变化 可以说电子EDA技术是电子设计 领域的一场革命 传统的 固定功能集成块十连线 的设计方法正逐步地 退出历史舞台 而基于芯片的设计方法正成为现代电子系统设计的主流 作为电子工程师了解和掌握这一先进技术是势在必行 这不仅是提高设计 效率的需要 更是时代发展的需求 只有掌握了EDA技术才有能力参与世 界电子工业市场的竞争 才能生存与发展 燕山大学本科生毕业设计 论文 12 第 3 章 设计方案 3 1 设计思路 基于 CPLD 的出租车计价器的组成如图 3 1 所示 各部分主要功能如 下 1 0 5m 传感脉冲是由计数器送来的脉冲信号 2 起步里程是由计数 器实现的 起步里程不同 计数器的大小不同 3 0 5km 的计费上涨是由 计数器来实现的 每 0 5m 有一传感脉冲 因此 此计数器为 1 000 进制 4 20km 超程部分是由固定计数器来实现的 5 停车计费是由 60 进制计 数器实现 每 1min 进行一次计费 6 计费电路 将各个部分所得的费用 累加 得到总的费用 7 译码 动态扫描将单价与总费用的数值译码后用 动态扫描的方式驱动数码管 8 数码管显示单价和计费总金额分别用二位 LED 数码管显示 一位整数 一位小数 和三位 LED 数码管显示 二位整数 一位小数 9 设置部分可以通过拨码开关和按键对一些预置数进行预置 设置一可以对起步价和起步里程进行预置 设置二可以对里程收费单价进 行预置 设置三可以对停车计费单价进行预置 在此电路中 各个部分之间有着严格的逻辑关系 在行车收费部分中的起步里程 0 5km 计费 20km 单价加倍这三部分 是由 0 5m 传感脉冲来驱动的计数器 停车计费部分是由 1s 的脉冲来驱动 的计数器 这四部分是同时工作的 只是在输出端通过各种逻辑电路加以 以控制 使其输出存在先后关系 起步里程计费部分是最先输出的 在开始时起步里程部分的计数器输 出为低电平 将 0 5km 计费输出部分封闭 当起步里程结束后 其相应的 计数器输出为高电平 并保持下去 此时 0 5km 计费部分开始输出 20km 后 20km 单价加倍的计数器输出为高电平 将单价加倍部分选通 使单 价加倍 在停车计费部分工作时 此部分的计数器开始计数 此时行车收 费部分的计数器完全停止计数 并不清零 开始按分钟收费 在正常行驶 后 停车收费部分计数器停止工作 行车部分的计数器恢复工作 在以前 计数的基础上继续计数 在行程结束后 司机通过清零开关 对计价器中 所有的计数器进行清零 为下一次行车做准备 第 3 章 设计方案 13 图 3 1 整体方案框图 3 2 方案设计 比较与论证 本着设计准确 性能可靠 工作稳定 经济实用的原则 采用自上而 下分级设计思想 积木式模块设计手段 达到单元电路运行可靠 整体电 路性能稳定 此电路设计的难点在计价器各个部分计费的累加 在设计过程中有两 个设计方案 3 2 1 方案一 利用加法器进行加法运算 利用加法器 74LS283 将各个部分的计费累加起来 在计费的过程中需 要将加法器输出的数值在超过 1010 二进制数 就要加 0110 进行调整到 1010 以内输出 此方案的优点在于相加的各部分数值为二进制数 数值明 了 缺点在于附加电路较多 设计繁杂 使该系统产生的波形稳定性差 起步里程 设置二 设置一 20km 超程 0 5km 计费 停车计费 0 5m 传感脉冲1s 脉冲 设置三 计费电路 译码 动态扫描电路 数码管显示 燕山大学本科生毕业设计 论文 14 可靠性低 3 2 2 方案二 利用计数器进行加法运算 首先将各个部分的费用由二进制数转换为相应的波形 例如二进制数 0101 即有 5 个脉冲 然后再利用计数器将各个部分的脉冲计数输出 此 方案结构简单 产生波形性能稳定 可靠性高 通过比较 方案二更能较好的实现设计要求 故采用方案二 3 3 本章小结 本章从大体上介绍了出租车计价器的设计思路及各个部分的工作原理 和逻辑关系 其中包括起步里程 0 5km 计费 20km 单价加倍和停车收费部分内部 构成 在下一章中将对所有模块的工作原理进行详细的介绍 第 4 章 出租车计价器设计 15 第 4 章 出租车计价器设计 出租车计价器原理图如图 4 1 燕山大学本科生毕业设计 论文 16 图 4 1 出租车计价器原理图 此设计分为八个大部分进行设计 其中共有模块 11 个 其中 A 为停 车价预置和停车计费模块 B 和 C 为起步价的预置模块 D 为起步里程设 置模块 E 为传感脉冲模块 F 为 20km 超程模块 G 为单价加倍模块 H 为单价预置模块 I 为计费模块 J 为扫描显示模块 K 和 L 为分频器模 块 本章将从逻辑设计 时序仿真的角度对各个模块进行详细的叙述 其 中 1 表示高电平 0 表示低电平 在仿真的过程中 行车部分模块均选用 周期 2ms 的脉冲 停车计费部选用周期为 1s 脉冲 4 1 起步里程可变模块 0KBLC 起步里程可以随意的设定为 3km 4km 5km 6km 此部分设计主要由计数器 74160 来实现 74160 为常用的十进制计数器 它有置零 预置数 保持 保持 C 0 计数五个工作状态 12 此模块的设计利用了计数器的计数和保持的功能 以 3km 为例说明起步里程模块的设计 由于 0 5m 产生一个传感脉冲 因此 3km 的路程中共有 6 000 个脉冲 的产生 即设计一 6 000 进制的计数器即可实现 利用十进制计数器 74160 采用清零的方法连接成 6 000 进制计数器 如图 4 2 1 第 4 章 出租车计价器设计 17 图 4 2 1 起步里程 3km 原理图 图中输入端 CP 为外部脉冲 QO 为计数器清零控制端 3KM 为起步 里程 3km 选择端 输出端 KSJF 为起步里程结束后按行程计费的控制端 将输入端 3KM 置 1 则起步里程为 3km 在行驶过程中 QO 端始终 为 1 因为在起步里程结束后输出端 KSJF 要始终保持高电平 以保证后 续电路的正常工作 因此 采用 74160 的保持电路功能 最后一片 74160 的 Q 和 Q 通过与门再连接一非门接到第一片 74160 的 EP 端 BC 在计数器刚开始计数后 EP 端保持 1 使计数器工作在计数状态 此 时输出端 KSJF 输出为 0 在达 6 000 计数后此时 KSJF 端跳转为 1 EP 端跳转为 0 使电路进入保持状态 则输出端 KSJF 保持为 1 使后续电 路开始工作 波形图如图 4 2 2 图 4 2 2 起步里程 3km 仿真波形图 此计数器为 6 000 进制 采用 2ms 时钟脉冲 在 12s 处产生跳变 保 持 1 4km 5km 6km 的设计原理相同 原理图和仿真波形图下 4km 起步里程原理图 如图 4 2 3 图 4 2 3 起步里程 4km 原理图 波形图 如图 4 2 4 图 4 2 4 起步里程 4km 仿真波形图 燕山大学本科生毕业设计 论文 18 此计数器为 8 000 进制 采用 2ms 时钟脉冲 在 16s 处产生跳变 保 持 1 5km 起步里程原理图 如图 4 2 5 图 4 2 5 起步里程 5km 原理图 波形图 如图 4 2 6 图 4 2 6 起步里程 5km 仿真波形图 此计数器为 10 000 进制 采用 2ms 时钟脉冲 在 20s 处产生跳变 保 持 1 6km 起步里程原理图 如图 4 2 7 第 4 章 出租车计价器设计 19 图 4 2 7 起步里程 6km 原理图 波形图 如图 4 2 8 图 4 2 8 起步里程 6km 仿真波形图 此计数器为 120 000 进制 采用 2ms 的时钟脉冲 所以在 24s 处产生 跳变 保持 1 将四部分图形分别建成模块 再用或门将其组合在一起建成起步里程 可变模块 KBLC 如图 4 2 9 燕山大学本科生毕业设计 论文 20 图 4 2 9 起步里程可变原理图 图中的 3KM 4KM 5KM 6KM 分别用拨码开关来控制 利用拨码 开关 4 个键的不同状态 选用不同的起步里程 1000 0100 0010 0001 分别选用 3KM 4KM 5KM 6KM 4 2 传感脉冲模块 0CGMC 此部分设计主要由计数器 74160 的计数功能来实现 计价器工作时是每 0 5m 产生一个脉冲 每 0 5km 计费一次 并且提 前显示 即每 1 000 个脉冲产生一个传感脉冲 使计费上涨 因此设计一个 1 000 进制计数器 电路图如图 4 3 1 图 4 3 1 传感脉冲原理图 图中输入端 CP 为外部脉冲 QO 为清零控制端 输出端 JF 为控制后 续单价电路部分的控制端 仿真波形如图 4 3 2 第 4 章 出租车计价器设计 21 图 4 3 2 传感脉冲仿真波形图 此计数器为 1 000 进制 采用 2ms 的时钟脉冲 所以每 2s 产生跳变 4 3 20KM 后单价加倍模块 ODJJB 和 CCJB 4 3 1 ODJJB 模块 此部分设计主要由计数器 74160 的计数和保持功能以及触发器的二分 频功能来实现 使行使超过 20km 后单价加倍 每 0 5m 产生一个脉冲 20km 即 40 000 个脉冲 所以此模块为有保持 功能的 40 000 进制计数器 电路图如图 4 4 1 图 4 4 1 20km 超程原理图 图中输入端 CP 为外部脉冲 QO 为计数器清零控制端 输出端 DJJB 为超过 20km 使单价加倍电路工作的控制端 在行驶过程中 QO 端始终为 1 因为在起步里程结束后输出端 DJJB 要始终保持 1 以保证后续电路的正常工作 因此 采用 74160 的保持 功能 最后一片 74160 的 Q 端通过一非门接到第一片 74160 的 EP 端 C 在计数器刚开始计数后 EP 端保持 1 使计数器工作在计数状态 此 燕山大学本科生毕业设计 论文 22 时输出端 DJJB 输出为 0 在达到 40 000 计数后此时 DJJB 端跳转为 1 EP 端跳转为 0 使电路进入保持状态 则输出端 DJJB 保持为 1 使后续 电路开始工作 波形图如图 4 4 2 图 4 4 2 20km 超程仿真波形图 此部分计数器为 40 000 进制 采用 2ms 时钟脉冲 所以在 80s 处跳变 为 1 并保持下去 4 3 2 CCJB 模块 在计价器工作过程中 每 0 5km 计一次费并且显示 因此在 20km 前 每 0 5km 计费即相当于加单价的一半 在 20km 后由于单价的加倍 每 0 5km 计一次费即相当于加上原单价 此部分电路利用 T 触发器的二分频功能实现 电路图如图 4 4 3 图 4 4 3 超程加倍原理图 图中输入端 DJJB 为单价加倍的控制端 KBDJ 为单价脉冲输入 输 出端 DJ 为单价输出 与后部计费电路模块相连 在工作过程中 DJJB 端在 20km 内为 0 将图中与触发器相连的与 门导通 将另一与门封闭 此时单价为 1 2 输出 当 20km 过后 与触发 器相连的与门封闭 另一与门导通 单价输出 即实现单价加倍 第 4 章 出租车计价器设计 23 仿真波形如图 4 4 4 图 4 4 4 超程加倍仿真波形图 图中在 DJJB 为 0 时 KBDJ 通过 T 触发器输出 若单价为 0 8 元 即 8 个脉冲 则此时每 0 5km 计费 0 4 元 即 4 个脉冲 在 DJJB 变为高电平 后 KBDJ 不通过触发器而直接输出 则此时每 0 5km 计 0 8 元 即 8 个脉 冲 从而实现了单价加倍 4 4 起步价模块 QBJ 此部分设计主要由计数器 74160 比较器 7485 寄存器 74175 来实 现 寄存器 74175 工作时 CLRN 端置 1 使芯片处正常的工作状态 在 寄存数据时 脉冲的上升沿有效 在数据输入端输入数据后 CLK 端有上 升沿出现 则使数据存入寄存器 此时输出端的数据与输入端的数据相同 如果一段时间后输入端数据发生了变化 但是 CLK 端并没有上升沿出现 此时输出端的数据仍等于寄存器输入端原数据 12 此设计正是利用此功能 来实现预置数功能的 比较器 7485 有三个工作状态 在 ALBI 置 1 时 工作在 A 小于 B 的 输出状态 在 AEBI 置 1 时 工作在 A 等于 B 的输出状态 在 AGBI 置 1 时 工作在 A 大于 B 的输出状态 12 此设计利用工作在 A 等于 B 的输 出状态来实现预置数功能的 电路图如图 4 5 1 燕山大学本科生毕业设计 论文 24 图 4 5 1 起步价原理图 此部分电路中与寄存器相连的 4 个输入端为起步价预置端 ZDJ 为置 数控制端 FW 端为清零控制端 CP 为外部时钟脉冲 输出端 JF 为起步 价输出端 在工作过程中 FW 端始终置 1 利用拨码开关给寄存器置数 后 按下置数控制端 ZDJ 的按键开关 将数写入 比较器工作在相等输出 的工作状态 其两组数据输入端分别与寄存器和计数器相连 在刚开始工 作时 比较器的输出端输出为 0 EP 端此时为 1 当计数器计到与寄存 器所置入的数相等时 比较器输出跳变为 1 EP 端此时为 0 电路进入 保持状态 在此过程中输出端 JF 输出的脉冲个数即为起步价 将清零控 制端 FW 置 0 将计数器清零 可以从新开始计数 在清零端后接一个 D 触发器的目的是为了调整清零端起作用和外部脉冲同步 在不加触发器的时候 如若清零正好在外部脉冲的高电平上 则仿真 波形图 4 5 2 1 图 4 5 2 1 起步价仿真波形图 1 图中置数端置的为 0110 即 6 由于电路图中输出端前加了非门 在后 部计费部分模块介绍为何加非门 所以应输出 5 个脉冲 但此时输出 6 个 所以是不对的 如若清