基于fpga交通灯控制器的设计

摘要摘要 随着社会上特别是城市中机动车辆保有量的不断增加 在现代城市的日常运 行控制中 车辆的交通控制越来越重要 在十字交叉路口 越来越多的使用红 绿灯进行交通指挥和管理 本文以VHDL硬件描述语言为设计手段 完成了交通 信号灯控制电路的设计 其中交通信号灯控制电路的开发目的是设计一个适用 于主 支干道十字交叉路口的红黄绿交通灯的控制系统 通过合理设计系统功 能 使红黄绿灯的转换有一个准确的时间间隔和转换顺序 所设计的交通信号 灯控制电路经过在Quartus 6 0软件下进行模拟仿真 观察其波形 证明所设 计的交通信号灯控制电路完全可以实现预定的功能 并有一定的实用性 关键词 关键词 FPGA VHDL Quartus 交通灯 AbstractAbstract With the motor vehicles increasing in the world especially in the city and in modern day operational control of the city the control of car becomes more and more important at the crossroads and more and more traffic lights are used to traffic control and management VHDL hardware description language is used for design scheme in this paper and its purpose is to complete the design of traffic signal control circuit Traffic lights control circuit was developed to design a control system for the main and branch roads intersection which have the red yellow or green traffic light by the rational design of system functions to change traffic lights to have a precise time interval and the conversion sequence The design of traffic signal control circuit will simulation under the software Quartus 6 0 and the waveform shows that the designed traffic light control circuit can achieve the expected function and is practical Keywords Keywords FPGA VHDL Quartus Traffic lights 前前 言言 当今社会是数字化的社会 是数字集成电路广泛应用的社会 数字集成电路 本身在不断进行更新换代 随着微电子技术的发展 设计与制造集成电路的任 务已不完全由半导体厂商来独立承担 系统设计师更愿意自己设计专业集成电 路 ASIC 芯片 而且希望设计周期尽可能短 最好在实验室里就能设计出合 适的ASIC芯片 并且立即投入实际应用之中 因而出现了现场可编程器件 FPLD 现场可编程门阵列 FPGA 即属其中应用最广泛的一种 随着电子技术的发展 特别是大规模集成电路和计算机技术的研制和发展 让电子产品设计有了更好的应用市场 实现方法也有了更多的选择 而电子电 路的设计却变得越来越复杂 使用 语言 进行电子设计已成为一种趋势 现 代电子系统设计方法是设计师自己设计芯片来实现电子系统的功能 将传统的 固件选用及电路板设计工作放在芯片设计中进行 在这些专业化软件中 EDA Electronic Design Automation 具有一定的代表性 EDA技术是一种基于 芯片的现代电子系统设计方法 基于EDA技术的现场可编程门阵列 FPGA 电 ASIC 在数字系统设计和控制电路中越来越受到重视 VHDL语言是电子设计 的主流硬件描述语言 它更适合进行行为描述 这种方式使得设计者专注于电路 功能的设计 而不必过多地考虑具体的硬件结构 基于EDA技术的现场可编程门 阵列 FPGA 电路 提出现场可编程门阵列 FPGA 是近年来迅速发展的大规模可编 程专用集成电路 ASIC 在数字系统设计和控制电路中越来越受到重视 VHDL语 言是电子设计的主流硬件描述语言 它更适合进行行为描述 这种方式使得设计 者专注于电路功能的设计 而不必过多地考虑具体的硬件结构 1 1 绪论绪论 1 11 1 研究的背景及现状研究的背景及现状 在今天 红绿灯安装在各个道口上 已经成为疏导交通车辆最常见和最有 效的手段 但这一技术在 19 世纪就已出现了 1858 年 在英国伦敦主要街头安装了以燃煤气为光源的红 蓝两色的机械 扳手式信号灯 用以指挥马车通行 这是世界上最早的交通信号灯 1868 年 英国机械工程师纳伊特在伦敦威斯敏斯特区的议会大厦前的广场上 安装了世 界上最早的煤气红绿灯 它由红绿两以旋转式方形玻璃提灯组成 红色表示 停止 绿色表示 注意 1869 年 1 月 2 日 煤气灯爆炸 使警察受伤 遂 被取消 1914 年 电气启动的红绿灯出现在美国 这种红绿灯由红绿黄三色圆形的 投光器组成 安装在纽约市 5 号大街的一座高塔上 红灯亮表示 停止 绿灯 亮表示 通行 1918 年 又出现了带控制的红绿灯和红外线红绿灯 带控制的红绿灯 一 种是把压力探测器安在地下 车辆一接近红灯便变为绿灯 另一种是用扩音器 来启动红绿灯 司机遇红灯时按一下喇叭 就使红灯变为绿灯 红外线红绿灯 当行人踏上对压力敏感的路面时 它就能察觉到有人要过马路 红外光束能把 信号灯的红灯延长一段时间 推迟汽车放行 以免发生交通事故 随着社会经济的发展 城市交通问题越来越引起人们的关注 人 车 路 三者关系的协调 已成为交通管理部门需要解决的重要问题之一 城市交通控 制系统是用于城市交通数据监测 交通信号灯控制与交通疏导的计算机综合管 理系统 它是现代城市交通监控指挥系统中最重要的组成部分 Verilog HDL 和 VHDL 作为描述硬件电路设计的语言 其共同的特点在于 能形式化地抽象表示电路的结构和行为 支持逻辑设计中层次与领域的描述 可借用高级语言的精巧结构来简化电路的描述 具有电路仿真与验证机制以保 证设计的正确性 支持电路描述由高层到低层的综合转换 硬件描述与实现工 艺无关 有关工艺参数可通过语言提供的属性包括进去 便于文档管理 易于 理解和设计重用 但是 Verilog HDL 和 VHDL 又各有其自己的特点 由于 Verilog HDL 早在 1983 年就已推出 至今已有十三年的应用历史 因而 Verilog HDL 拥有更广泛 的设计群体 成熟的资源也远比 VHDL 丰富 与 VHDL 相比 Verilog HDL 的最大 优点是 它是一种非常容易掌握的硬件描述语言 只要有 C 语言的编程基础 通过二十学时的学习 再加上一段实际操作 一般同学可在二至三个月内掌握 这种设计技术 而掌握 VHDL 设计技术就比较困难 这是因为 VHDL 不很直观 需要有 Ada 编程基础 一般认为至少需要半年以上的专业培训 才能掌握 VHDL 的基本设计技术 目前版本的 Verilog HDL 和 VHDL 在行为级抽象建模的覆盖范 围方面也有所不同 一般认为 Verilog HDL 在系统级抽象方面比 VHDL 略差一些 而在门级开关电路描述方面比 VHDL 强得多 FPGA 是一种高密度的可编程逻辑器件 自从 Xilinx 公司 1985 年推出第一 片 FPGA 以来 FPGA 的集成密度和性能提高很快 其集成密度最高达 500 万门 片 以上 系统性能可达 200MHz 由于 FPGA 器件集成度高 方便易用 开发和上市周 期短 在数字设计和电子生产中得到迅速普及和应用 并一度在高密度的可编程 逻辑器件领域中独占鳌头 1 21 2 研究的目的和意义研究的目的和意义 交通灯是城市交通监管系统的重要组成部分 对于保证机动车辆的安全运 行 维持城市道路的顺畅起到了重要作用 目前很多城市交叉路口的交通灯实 行的是定时控制 灯亮的时间是预先设定好的 在时间和空间方面的应变性能 较差 一定程度上造成了交通资源的浪费 加重了道路交通压力 FPGA 技术飞 速发展 FPGA 的应用领域不断扩大 用 FPGA 来设计交通灯控制器是现在社会交 通的需要 FPGA 侵蚀原有 ASIC 市场的用量极为可观的 此也成为近年来众人 关注 FPGA 的首要焦点 不过也因为过于聚焦在高用量 大市场的观察 使 FPGA 的其它新应用发展被人所忽略 但这些应用却也极具意义 2 2 关键技术介绍关键技术介绍 2 12 1 Quartus Quartus 简介简介 Quartus 是由 Altera 公司自行开发的工具软件 该软件方便使用 功能 全面 是非常流行的大众化的 EDA 平台 适合教学 科研开发等多种场合 也 是本人在整个设计的过程中选用的 EDA 开发工具 图是 Quartus 的管理器界 面 Quartus 是 Altera 公司在 21 世纪初推出的 CPLD FPGA 集成开发环境 它是该公司前衣袋 CPLD FPGA 集成开发环境 MAX PLUS 的更新换代产品 Quartus 提供了一种与结构无关的设计环境 其界面友好 使设计者能方便地 进行设计输入 快速处理和器件编程 Quartus 提供了完整的多平台设计环境 能满足各种特定设计的需要 图 2 1 Quartus 的管理器界面 Quartus 是单片可编程系统 SOPC 设计的综合性环境和 SOPC 开发的基 本设计工具 Quartus 与 Matlab 和 DSP Builder 结合 可以进行基于 FPGA 的 DSP 系统开发 是 DSP 硬件系统实现的关键 EDA 工具 Quartus 可以直接利 用第三方的综合工具 如 Leonardo Spectrum 并能直接调用这些工具 Quartus 具备仿真功能 同时也支持第三方的仿真工具 如 ModelSim Quartus 包括模块化的编译器 编译器所包含的功能模块有分析 综合器 Analysis VHSIC Very High Speed Integrated Circuit 1982 年 由美国国防部 DOD 制定 以作为各合同商之间提交复杂电路设计文档的 一种标准方案 1987 年被采纳为 IEEE1076 标准 1993 年被更新为 IEEE1164 标准 2 3 22 3 2 硬件描述语言硬件描述语言 HDL HardwareHDL Hardware DescriptionDescription Language Language a a VHDLVHDL 早在 1980 年 因为美国军事工业需要描述电子系统的方法 美国国防部开 始进行 VHDL 的开发 1987 年 由 IEEE Institute of Electrical and Elect ro nics Engineers 将 VHDL 制定为标准 参考手册为 IEEE VHDL 语言参考手 册标准草案 1076 B 版 于 1987 年批准 称为 IEEE 1076 1987 应当注意 起 初 VHDL 只是作为系统规范的一个标准 而不是为设计而制定的 第二个版本是 在 1993 年制定的 称为 VHDL 93 增加了一些新的命令和属性 虽然有 VHDL 是一个 4 亿美元的错误 这样的说法 但 VHDL 毕竟是 1995 年以前唯一制订为标准的硬件描述语言 这是它不争的事实和优势 但同时它 确实比较麻烦 而且其综合库至今也没有标准化 不具有晶体管开关级的描述 能力和模拟设计的描述能力 目前的看法是 对于特大型的系统级数字电路设 计 VHDL 是较为合适的 实质上 在底层的 VHDL 设计环境是由 Verilog HDL 描述的器件库支持的 因此 它们之间的互操作性十分重要 目前 Verilog 和 VDHL 的两个国际组织 OVI VI 正在筹划这一工作 准备成立专门的工作组来协调 VHDL 和 Verilog HD L 语言的互操作性 OVI 也支持不需要翻译 由 VHDL 到 Verilog 的自由表达 b Verilogb Verilog HDLHDL Verilog HDL 是在 1983 年 由 GDA GateWay Design Automation 公司的 Phil Moorby 首创的 Phil Moorby 后来成为 Verilog XL 的主要设计者和 Cade nce 公司的第一合伙人 在 1984 1985 年 Phil Moorby 设计出了第一个名为 V erilog XL 的仿真器 1986 年 他对 Verilog HDL 的发展又作出了另一个巨大 的贡献 提出了用于快速门级仿真的 XL 算法 随着 Verilog XL 算法的成功 Verilog HDL 语言得到迅速发展 1989 年 Cadence 公司收购了 GDA 公司 Verilog HDL 语言成为 Cadence 公司的私有财产 1990 年 Cadence 公司决定公开 Verilog HDL 语言 于是成立了 OVI Open Verilog International 组织 负责促进 Verilog HDL 语言的发展 基于 Ver ilog HDL 的优越性 IEEE 于 1995 年制定了 Verilog HDL 的 IEEE 标准 即 Ver ilog HDL 1364 1995 2001 年发布了 Verilog HDL 1364 2001 标准 在这个标 准中 加入了 Verilog HDL A 标准 使 Verilog 有了模拟设计描述的能力 c Superlogc Superlog 开发一种新的硬件设计语言 总是有些冒险 而且未必能够利用原来对硬 件开发的经验 能不能在原有硬件描述语言的基础上 结合高级语言 C C 甚 至 Java 等语言的特点 进行扩展 达到一种新的系统级设计语言标准呢 Superlog 就是在这样的背景下研制开发的系统级硬件描述语言 Verilog 语言 的首创者 Phil Moorby 和 Peter Flake 等硬件描述语言专家 在一家叫 Co Des ign Automation 的 EDA 公司进行合作 开始对 Verilog 进行扩展研究 1999 年 Co Design 公司发布了 SUPERLOGTM 系统设计语言 同时发布了两个开发工具 SYSTEMSIMTM 和 SYSTEMEXTM 一个用于系统级开发 一个用于高级验证 200 1 年 Co Design 公司向电子产业标准化组织 Accellera 发布了 SUPERLOG 扩展 综合子集 ESS 这样它就可以在今天 Verilog 语言的 RTL 级综合子集的基础上 提供更多级别的硬件综合抽象级 为各种系统级的 EDA 软件工具所利用 至今为止 已超过 15 家芯片设计公司用 Superlog 来进行芯片设计和硬件开发 Superlog 是一种具有良好前景的系统级硬件描述语言 但是不久前 由于整 个 IT 产业的滑坡 EDA 公司进行大的整合 Co Design 公司被 Synopsys 公司兼 并 形势又变得扑朔迷离 d SystemCd SystemC 随着半导体技术的迅猛发展 SoC 已经成为当今集成电路设计的发展方向 在系统芯片的各个设计中 像系统定义 软硬件划分 设计实现等 集成电 路设计界一直在考虑如何满足 SoC 的设计要求 一直在寻找一种能同时实现较 高层次的软件和硬件描述的系统级设计语言 SystemC 正是在这种情况下 由 Synopsys 公司和 CoWare 公司积极响应目 前各方对系统级设计语言的需求而合作开发的 1999 年 9 月 27 日 40 多家世 界著名的 EDA 公司 IP 公司 半导体公司和嵌入式软件公司宣布成立 开放式 SystemC 联盟 著名公司 Cadence 也于 2001 年加入了 SystemC 联盟 SystemC 从 1999 年 9 月联盟建立初期的 0 9 版本开始更新 从 1 0 版到 1 1 版 一直到 2001 年 10 月推出了最新的 2 0 版 2 3 32 3 3 VHDLVHDL 的优点的优点 VHDL 的英文全名是 Very High Integrated Circuit Hardware Description Language 诞生于 1982 年 1987 年底 VHDL 被 IEEE The Institute of Electrical and Electronics Engineers 和美国国防部确认为 标准硬件描述语言 自 IEEE 公布了 VHDL 的标准版本 IEEE 1076 之后 各 EDA 公司相继推出了自己的 VHDL 设计环境 或宣布自己的设计工具可以和 VHDL 接口 此后 VHDL 在电子设计领域得到了广泛的接受 并逐步取代了原有的非 标准硬件描述语言 1993 年 IEEE 对 VHDL 进行可修订 从更高的抽象层次和 系统描述能力上扩展 VHDL 内容 公布了新版本的 VHDL 即 IEEE 标准的 1076 1993 版本 现在 VHDL 和 Verilog 作为 IEEE 的工业标准硬件描述语言 又得 到众多 EDA 公司的支持 在电子工程领域 已成为事实上的通用硬件语言 有 专家认为 在新世纪中 VHDL 与 Verilog 语言将承担起几乎全部的数字系统设 计任务 VHDL 主要用于描述数字系统的结构 行为 功能和接口 除了含有许多的 具有硬件特征的语句外 VHDL 的语言形式和描述风格与句法十分类似与一般的 计算机高级语言 VHDL 的程序结构特点是将一项工程设计 或称设计实体 可 以是一个元件 一个电路模块或一个系统 分成外部 或称可视部分 即端口 和内部 或称不可视部分 即设计实体的内部功能和算法完成部分 两部分 在对一个设计实体定义了外部界面后 一旦其内部开发完成后 其他的设计就 可以直接调用这个实体 这种将设计实体分成内 外部分的概念是 VHDL 系统设 计的基本点 应用 VHDL 进行工程设计的优点是多方面的 具体如下 与其他的硬件描述语言相比 VHDL 具有更强的行为描述能力 强大的行为 描述能力是避开具体的器件结构 从逻辑行为上描述和设计大规模电子系统的 重要保证 就目前流行的 EDA 工具和 VHDL 综合器而言 将基于抽象的行为描述 风格的 VHDL 程序综合成为具体的 FPGA 和 CPLD 等目标器件的网表文件已不成问 题 只是在综合与优化效率上略有差异 VHDL 具有丰富的仿真语句和序函数 使得在任何大系统的设计早期 就能 查验设计系统的功能可行性 随时可对系统进行仿真模拟 是设计者对整个工 程的结构和功能可行性做出判断 VHDL 语言的行为描述能力和程序结构 决定了它具有支持大规模设计的分 解和已有设计的再利用功能 高效 高速完成符合市场需求的大规模系统设计 必须有更多人甚至多个开发组共同并行工作才能实现 VHDL 中设计实体的概念 程序包的概念 设计库的概念为设计的分解和并行工作提供了有利的支持 用 VHDL 完成一个确定的设计 可以利用 EDA 工具进行逻辑综合和优化 并 自动把 VHDL 描述设计转变成门级列表 根据不同的实现芯片 这种方式突破 了门级设计的瓶颈 极大地减少了电路设计的时间和可能发生的错误 降低了 开发成本 利用 EDA 工具的逻辑优化功能 可以自动地把一个综合后的设计变 成一个更小 更高速的电路系统 反过来 设计者还可以容易地从综合和优化 的电路获得设计信息 返回去修改 VHDL 设计描述 使之更加完善 VHDL 对设计的描述具有相对独立性 设计者可以不懂硬件的结构 也不必 管最终设计的目标器件是什么 而进行独立的设计 正因为 VHDL 的硬件描述与 具体的工艺技术和硬件结构无关 所以 VHDL 设计程序的硬件实现目标器件有广 阔的选择范围 其中包括各种系列的 CPLD FPGA 及各种门阵列器件 VHDL 具有类属描述语句和子程序调用等功能 对于完成的设计 在不改变 源程序的条件下 只需改变类属参量或函数 就能轻易地改变设计的规模和结 构 2 3 42 3 4 VHDLVHDL 程序的基本结构程序的基本结构 一个相对完整的 VHDL 程序 或称为设计实体 具有如图所示的比较固定的 结构 即至少应包括三个基本组成部分 库 程序包使用说明 实体说明和实 体对应的结构体说明 在一个实体中 可以含有一个或一个以上的结构体 而 在每一个结构体中又含有一个或多个进程以及其他的语句 根据需要 实体还 可以又配置说明语句 配置说明语句主要用于以层次化的方式对特定的设计实 体进行元件例化 或是为实体选定某个特定的结构体 如何才算一个完整的 VHDL 程序 设计实体 并没有完全一致的结论 因 为不同的程序设计目的可以有不同的程序结构 通常认为 一个完整的设计实 体的最低要求应该能为 VHDL 综合器所接受 并能作为一个独立的设计单元 即 以元件的形式存在的 VHDL 程序 这里所谓的元件 既可以被高层次的系统所调 用 成为该系统的一部分 也可以作为一个电路功能块而独立存在和独立运行 图 2 4 VHDL 程序设计基本结构 2 3 52 3 5 采用硬件描述语言采用硬件描述语言 VHDL VHDL 的设计流程简介的设计流程简介 a a 自顶向下自顶向下 Top Do