数字电子技术实验

1 实验一 基本逻辑电路 一 实验目的 1 验证与非门的逻辑功能 2 学会用与非门搭接成其它各种逻辑门电路 二 实验器件与设备 1 GDS 21 数字电子技术实验箱 2 74LS00 四与非门集成电路 一块 3 数字万用表 一块 三 实验内容 1 与非门逻辑功能测试 1 实验线路 图 22 1 基本逻辑功能测试 2 实验数据表格 输入端逻辑状态输出端逻辑状态 ABZ 00 01 10 11 2 利用与非门组成其它逻辑门的测试 a AZ逻辑门名称及表达式 0 1 AZ B A Z 2 b c d e ABZ逻辑门名称及表达式 00 01 10 11 ABZ逻辑门名称及表达式 00 01 10 11 A BC DZ逻辑门名称及表达式 0 00 0 0 10 1 0 11 1 1 01 0 1 01 1 1 10 0 1 11 1 ABZ逻辑门名称及表达式 00 01 10 11 Z A B A B Z A B C D Z A B Z 3 四 实验报告 1 总结 TTL 与非门的逻辑功能 2 总结处理与非门多余输入端的方法 4 实验二 组合逻辑电路 一 实验目的 1 进一步掌握基本门电路在组合逻辑电路中的作用 2 验证组合逻辑电路的逻辑功能 3 了解半加器 全加器的结构与功能特点 二 实验仪器 1 SR8 双踪示波器 一台 2 数字万用表 一块 3 74LS00 集成电路 一块 4 74LS86 集成电路 一块 5 74LS54 集成电路 一块 6 GDS 21 数字电路实验箱 三 实验内容 1 半加器组合逻辑电路的测试 1 实验线路 图 23 1 半加器实验电路 2 实验数据记录 被加数A0011 输入端 加 数B0101 半加和Sn 输出端 进 位Cn 2 全加器组合逻辑电路的测试 1 实验线路 A B Sn Cn 5 图 23 2 全加器实验电路 2 实验数据记录 被加数 An 加 数 n输入端 低位进位 Cn 1 全 加 和 Sn 输出端 进 位 Cn 四 实验报告 1 由实验测出的输入 输出的逻辑状态 总结半加器和全加器的逻辑功能 并与逻辑 图推导出的逻辑代数表达式对照说明 2 用半加器和全加器的逻辑功能 阐述两个二进数求和运算的规律 Sn Cn Bn An Cn 1 6 实验三 555 定时器及其应用 一 实验目的 1 了解 555 集成定时器的工作原理 2 学习用 555 集成定时器组成多谐振荡器和单稳态触发器 二 实验仪器 设备和元器件 1 双踪示波器 一台 2 555 集成定时器 一块 3 电阻 电容 4 GDS 21 数字电路实验箱 三 实验内容和步骤 一 555 多谐振荡器 1 电路图 图 24 2 a 多谐振荡器原理图 2 实验步骤 3 测量波形 1 7 uCC 5v R1 100K R2 10K C 0 1 F C1 0 01 f 8 4 6 2 3 5 UO 7 二 555 单稳态触发器 1 由 555 集成定时器组成单稳态触发器的原理图及工作波形如图 24 3 a b 所 示 图 24 3 a 单稳态电路原理图 2 实验步骤 3 测量波形 t t V0 Vc V0 Vc VI t t t 8 6 7 100K RW 4 2 15 3 VDD 5V 0 033 F Ui 0 1 F UO 8 四 实验总结报告 1 画出多谐振荡器电路中电容器 C 充放电电压 Uc与 Uo的波形对应关系 以及单稳态 触发器中 Ui与 Uo Uc的对应关系波形图 2 讨论多谐振荡器的频率 f 与 R1 R2 C 各参数的关系 9 实验四 计数器电路 一 实验目的 1 学习由 D 触发器构成的计数器及逻辑功能的测试方法 2 熟悉计数器的工作原理及输出波形 二 实验仪器与设备 1 GDS 21 数字电路实验箱 2 SN74LS74 双 D 触发器 二片 三 实验内容 一 异步二进制加法计数器 1 异步二进制加法计数器 图 25 1 加法计数电路 2 测量数据 触发器输出状态 二进制码 CP 次数 QCQBQA 十进制 0 1 2 3 4 5 6 7 8 L1L0L2 CPC DC QC Q 清零 CPB DB QB Q 清零 CPA A DA QA Q 清零 CP 清零 10 3 画出对应的波形 QA QB QC 一 异步二进制减法计数器 1 电路图 2 异步二进制减法计数器 图 25 2 减法计数电路 2 计数数据 触发器输出状态 二进制码 CP 次数 QCQBQA 十进制 0 1 2 3 4 5 6 7 8 CP L1L0L2 CPC DC QC Q 清零 CPB DB QB Q 清零 CPA DA