计算机组成原理复习提纲2.0

计算机学院计算机学院 2010 级组成原理考试复习提纲级组成原理考试复习提纲 1 1 单项选择题 单项选择题 1010 分 分 1 原码 补码 反码 移码的定义 和 互换 已知一个数的原码 求其补码 已知一个 数的补码 求其负数的补码 2 2 填空题 每空填空题 每空 1 1 分分 共共 1515 分 分 1 冯诺依曼型计算机体系 将解题的程序 程序指令 存放到存储器中称为存储程序 而控制器依据存储的程序来控制全机协调地完成计算机任务叫做程序控制 存储程序并按 照地址顺序执行 2 IEEE754 标准浮点数由哪几个部分组成 将一个十进制数写成 ieee754 标准浮点 数的形式 P17 3 原码 补码 反码 移码的定义 和 互换 已知一个数的原码 求其补码 已知一个 数的补码 求其负数的补码 P20 P21 P22 一个正整数 当用原码 反码 补码表示是 符号位都固定为 0 用二进制表示的数 值位都相同 即三种表示方法完全一样 一个负数的原码符号位为 1 不变 整数的每一位二进制数位求反得到反码 反码的符 号位为 1 不变 反码的数值位最低位加 1 得到补码 真值 x真值 x x 原 x 反 x 补 x 移 127 0111111111111111100000001000000100000001 1 0000000110000001111111101111111101111111 0 0000000010000000 00000000 00000000 11111111 0000000010000000 1 0000000100000001000000010000000110000001 127 0111111101111111011111110111111111111111 4 补码的加减法 单符号补码做加减法的计算 发生溢出的条件 判断 溢出 是否发生 1 双符号位法 也成为 变形补码 采用变形补码后 任 何正数 两个符号位都是 0 即 00Xn 1Xn 2 X1X0 任何负数 两个符号位都是 1 00Xn 1Xn 2 X1X0 两个数相加后 其结果的符号位出现 01 或 10 两 种组合时 表示发生溢出 最高符号位永远表示结果的正确符号 2 采用单符号位法 5 多功能算术 逻辑运算单元 利用 74181ALU 和 74182CLA 实现二级 三级先行进位 的加法运算 p50 图 2 13 6 半导体存储器的分类 DRAM 的特点 刷新 P66 7 Cache 的命中率 设 Nc 表示 cache 完成存取的总次数 Nm 表示主存完成存取的总 次数 h 定义为命中率 则有 h Nc Nc Nm 平均存取时间 cache 贮存系统的平均访问 时间 Ta hTc 1 h Tm 效率的计算 e Tc Tm 8 数据的寻址方式 指令的结构 操作码和地址码 掌握几种数据寻址方式的工作 原理 9 CPU 中主要寄存器 数据缓冲寄存器 DR 指令寄存器 IR 程序计数器 PC 数据地址寄存器 AR 通用寄存器 R0 R3 状态字寄存器 PSW P127 CPU 的组成 控制器 运算器 Cache 指令周期 取出一条指令并执行这条指令的时间 机器周期 CPU 周期 指令周期 指令周期常常用若干个 CPU 周期来表示 几个主要寄存器的作用 P128 10 微指令 在机器的一个 CPU 周期中 一组实现一定操作的微命令的组合 构成一 条微指令 相容性微命令 在同时或同一个 CPU 周期内可以并行执行的微命令 相斥性微命令 不能同时或不能在同一个 CPU 周期内并行执行的微命令 P145 微指令周期 微指令周期等于读出微指令的时间加上执行该条指令的时间 流水 CPU RISC CPU 流水中三种相关的概念 写后读相关 读后写相关 写后写相关的判断 P164 166 11 信息传送方式 计算机系统中的三种信息传送方式 并行 串行 分时 系统 总线上采用并行传送方式 P190 12 道密度 是沿磁盘半径方向单位长度的磁道数 P216 217 位密度 是磁道单位长度上能记录的二进制代码位数 面密度 是位密度和道密度的乘积 单位为位 平方英寸 平均存取时间 存取时间是指发出读写命令后 磁头从某一位置移动至新的记录位置 到开始从盘片表面读出或者写入信息加上传送数据所需要的时间 13 显示设备 刷新存储器容量和带宽的计算 刷存的作用 14 信息交换方式 程序查询方式 中断方式 DMA 方式 通道方式 15 DMA 方式 选择型 DMA 和多路型 DMA 的区别 直接访问内存 DMA 是一种完全由硬件执行 I O 交换的工作方式 主要优点是速度快 DMA 传送方式 1 停止访问内存 2 周期挪用 3 DMA 与 CPU 交替访问 3 3 名词解释题 每题名词解释题 每题 1 1 分分 共共 5 5 分 分 1 主存储器的性能指标 存取时间 存储周期 存储容量 存储器带宽 P67 存取时间 又称存储器访问时间 是指一次读操作命令发出到该操作完成 将数据读 出到数据总线上所经历的时间 存储周期 指连续启动两次读操作所需间隔的最小时间 2 数据的寻址方式 顺序寻址方式 跳跃寻址方式 P112 指令的结构 操作码和地址码 1 隐含寻址 不明确给出操作数的地址 而是隐含操作数的地址 2 立即寻址 指出 的不是操作数的地址 而是操作数的本身 3 直接寻址 在指令格式的地址字段直接给出 操作数的地址 4 寄存器寻址 操作数不在内存中 而是放在 CPU 的通用寄存器中 5 寄 存器间接寻址 寄存器内容不是操作数 而是操作数的地址 该操作数在内存中 6 相对 寻址 程序计数器 PC 的当前内容与指令地址码部分给出的地址 实际上是位移量 之 和作为操作数的地址 7 基址寻址 被引用的专用寄存器含有一个存储器地址 地址字段 含有一个相对于该地址的偏移量 变址寻址 地址域引用一个贮存地址 被引用的专用寄 存器含有对那个地址的正确偏移量 8 段寻址方式 9 栈寻址 堆栈有寄存器堆栈和存储器 堆栈两种 3 CPU 中主要寄存器 数据缓冲寄存器 DR 指令寄存器 IR 程序计数器 PC 数据地址寄存器 AR 通用寄存器 R0 R3 状态字寄存器 PSW CPU 的组成 控制器 运算器 Cache 指令周期 取出一条指令并执行这条指令的时间 机器周期 CPU 周期 指令周期 指令周期常常用若干个 CPU 周期来表示 几个主要寄存器的作用 P128 4 微命令 控制部件通过控制线向执行部件发出各种控制命令 通常这种控制命令叫 微命令 微指令 在机器的一个 CPU 周期中 一组实现一定操作的微命令的组合 构成一条微 指令 相容性微命令 在同时或同一个 CPU 周期内可以并行执行的微命令 相斥性微命令 不能同时或不能在同一个 CPU 周期内并行执行的微命令 P145 微指令周期 微指令周期等于读出微指令的时间加上执行该条指令的时间 4 4 简答题 每题简答题 每题 5 5 分分 共共 2525 分 分 1 存储器分为高速缓冲存储器 cache 主存储器 外存储器三级 满足对存储器容 量大 速度快 成本低的要求 P66 Cache 主要强调快速存取 以便使得存取速度和 CPU 的运算速度相匹配 主存 要求选取适当存储容量和存取周期 使他容纳系统核心软件和较多的用户程序 外存 主要强调大的存储容量 以满足计算机的大容量的存储要求 每级的作用 P66 2 主存与 cache 之间的映射方式有全相联映射 直接映射和组相联映射三种 全相联映射将主存中一个块的地址与块的内容一起存于 cache 的行中 其中块地址存于 cache 行的标记部分中 主存的一个块直接拷贝到 cache 中的任意一行上 这种方式非常 灵活 但在地址映射时要将主存块号与所有 cache 行的标记同时比较 比较器电路难于设 计和实现 故只应用于小容量的 cache 直接映射是一种多个主存块对应一个 cache 行的关系 一个块号 j 的主存块 按 i j mod m 映射 cache 行号为 i 的行 其中 m 为 cache 行数 这种方式硬件实现简单 但不灵 活 容易发生冲突 cache 的利用率低 组相联映射将 cache 分为若干组 每组若干行 组间采用直接映射 组内采用全相联 映射 兼顾了前两种方式的优点 所以得到了较为广泛的应用 3 3 三种相关 1 资源相关 是指多条指令进入流水线后在同一机器时钟周期内争 用同一个功能部件所发生的冲突 2 数据相关 在一个程序中 如果必须等前一条指令执 行完毕后 才能执行后一条指令 那么着两条指令就是数据相关的 3 控制相关 是由转 移指令引起的 流水线中有三类数据相关冲突 读后写 WAR 相关 写后读 RAW 相关 写后写 WAW 相关 4 集中式总裁分为链式查询方式 计时器定时查询方式 独立请求方式三种方式 链式查询方式主要特点是总线授权信号 BG 串行地从一个 I O 接口传送到下一个 I O 接 口 优点是只用几根线就能按照一定优先次序实现总线仲裁 并且这种链式查询很容易扩 充设备 缺点是对询问链的电路故障很敏感 另外查询链的优先级是固定的 如果优先级 高的设备出现频繁的请求时 优先级低的设备可能长期不能使用总线 计数器定时查询方式 总线上的任一个设备要求使用总线时 通过 BR 线发出总线请求 总线仲裁器接到请求信号 在 BS 线为 0 的情况下开始技术 计数值通过一组地址线发 向各设备 每个设备接口都有一个设备判别电路 当地址线上的计数值与请求总线设备的 设备地址相一致时 该设备置 1 BS 线 获得了总线使用权 此时此时中止计数查询 优点是 方便改变优先次序 缺点是增加了线数 独立请求方式 每一个共享总线的设备均有一对总线请求线 BRi 和总线授权线 BGi 当设备要求使用总线时 便发出请求信号 总线仲裁器中有一个排队电路 他根据一定的 优先次序决定响应哪个设备的请求 给设备以授权信号 BGi 优点是 响应速度快 对优 先次序控制相当灵活 因此当代总线标准普遍采用独立请求方式 5 中断方式 单级中断的处理流程是 cpu 执行完一条指令后 判断是否有中断请求 如果有就响应中断 首先关中断 找出中断源 保存 cpu 现场 然后执行中断服务程序 恢复现场 开中断 返回主程序 单级中断与多级中断的区别在于单级中断不允许中断的 嵌套 多级中断可以中断的嵌套 5 5 判断改错题 每题判断改错题 每题 2 2 分分 共共 1010 分 分 1 多功能算术 逻辑运算单元 利用 74181ALU 和 74182CLA 实现二级 三级先行进位 的加法运算 p50 图 2 13 2 DRAM 的特点是由一个 MOS 晶体管和电容器组成的记忆电路 1 增加了行地址锁存 器和列地址锁存器 2 增加了刷新计数器和相应的控制电路 而且要按照行刷新 刷新计 数器的长度等于行地址锁存器 刷新操作有集中式刷新和分散式刷新 3 显示设备 刷新存储器容量和带宽的计算 刷存的作用 6 6 计算和设计题 共计算和设计题 共 3535 分 分 1 补码的加减法 变形补码做加减法的计算 并说明计算结果是否出现溢出 如果有 溢出 是正溢还是负溢 p29 例 17 例 18 2 不恢复余数法做除法 用不恢复余数法做除法 写出计算过程 p43 例 23 3 浮点加减法运算 浮点加减法计算 p55 例 28 浮点运