数字时钟设计实验报告

电 子 课 程 设 计 题题 目 数字时钟目 数字时钟 数字时钟设计实验报告数字时钟设计实验报告 1 设计要求 设计一个 24 小时制的数字时钟 要求 计时 显示精度到秒 有校时功能 采用中小规模集成电路设计 发挥 增加闹钟功能 2 设计方案 由秒时钟信号发生器 计时电路和校时电路构成电路 秒时钟信号发生器可由振荡器和分频器构成 计时电路中采用两个 60 进制计数器分别完成秒计时和分计时 24 进制计数器完成时计时 采 用译码器将计数器的输出译码后送七段数码管显示 校时电路采用开关控制时 分 秒计数器的时钟信号为校时脉冲以完成校时 3 电路框图 译码器译码器译码器 时计数器 24 进制 分计数器 60 进制 秒计数器 60 进制 校 时 电 路 秒信号发生器 图一 数字时钟电路框图 4 电路原理图 一 秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分 它的精度和稳定度决定了数字钟的质 量 由振荡器与分频器组合产生秒脉冲信号 振荡器 通常用 555 定时器与 RC 构成的多谐振荡器 经过调整输出 1000Hz 脉冲 分频器 分频器功能主要有两个 一是产生标准秒脉冲信号 一是提供功能 扩展电路所需要的信号 选用三片 74LS290 进行级联 因为每片为 1 10 分频器 三片级 联好获得 1Hz 标准秒脉冲 其电路图如下 图二 秒脉冲信号发生器 二 秒 分 时计时器电路设计 秒 分计数器为 60 进制计数器 小时计数器为 24 进制计数器 60 进制 秒计数器 秒的个位部分为逢十进一 十位部分为逢六进一 从而共同完成 60 进制计数器 当 计数到 59 时清零并重新开始计数 秒的个位部分的设计 利用十进制计数器 CD40110 设 计 10 进制计数器显示秒的个位 个位计数器由 0 增加到 9 时产生进位 连在十位部计 数器脉冲输入端 CP 从而实现 10 进制计数和进位功能 利用 74LS161 和 74LS11 设计 6 进制计数器显示秒的十位 当十位计数器由 0 增加到 5 时利用 74LS11 与门产生一个高 电平接到个位 十位的 CD40110 的清零端 同时产生一个脉冲给分的个位 其电路图如 下 图三 60 进制 秒计数电路 60 进制 分计数电路 分的个位部分为逢十进一 十位部分为逢六进一 从而共同完成 60 进制计数器 当 计数到 59 时清零并重新开始计数 秒的个位部分的设计 来自秒计数电路的进位脉冲使 分的个位加 1 利用十进制计数器 CD40110 设计 10 进制计数器显示秒的个位 个位计 数器由 0 增加到 9 时产生进位 连在十位部计数器脉冲输入端 CP 从而实现 10 进制计 数和进位功能 利用 74LS161 和 74LS11 设计 6 进制计数器显示秒的十位 当十位计数 器由 0 增加到 5 时利用 74LS11 与门产生一个高电平接到个位 十位的 CD40110 的清零端 同时产生一个脉冲给时的个位 其电路图如下 图四 60 进制 分计数电路 24 进制 时计数电路 来自分计数电路的进位脉冲使时的个位加 个位计数器由 0 增加到 9 是产生进位 连在十位计数器脉冲输入端 CP 当十位计到 2 且个位计到 3 是经过 74LS11 与门产生一 个清零信号 将所有 CD40110 清零 其电路图如下 图五 24 进制 时计数电路 译码显示电路 译码电路的功能是将秒 分 时计数器的输出代码进行翻译 变成相应的数字 用 以驱动 LED 七段数码管的译码器常用的有 74LS148 74LS148 是 BCD 7 段译码器 驱动 器 输出高电平有效 专用于驱动 LED 七段共阴极显示数码管 若将秒 分 时计数器 的每位输出分别送到相应七段数码管的输入端 便可以进行不同数字的显示 在译码管 输出与数码管之间串联电阻 R 作为限流电阻 其电路图如下 图六 译码显示电路 校时电路 校时电路是数字钟不可缺少的部分 每当数字钟与实际时间不符时 需要根据标准 时间进行校时 一般电子表都具有时 分 秒等校时功能 为了使电路简单 在此设计 中只进行分和小时的校时 快校时 是通过开关控制 使计数器对 1Hz 校时脉冲计数 图中 S1 为校正用的控制开关 校时脉冲采用分频器输出的 1Hz 脉冲 当 S1 为 0 时可 以进行 快校时 其电路图如下 8 9 10 U10C 74LS00 12 3 U11A 74LS00 11 1213 U10D 74LS00 R3 3 3kC1 0 01uF S1 GND 1011 U8E 74LS04 1HZ S2 M2 Q2 5V 图七 校队电路 5 实验方法 1 秒脉冲产生部分 采用 555 多谐振荡器产生 1HZ 频率信号 作为秒脉冲及整体电路的信号输入部 分 其仿真电路图如下图所示 图八 秒脉冲发生器仿真电路 2 计数电路 电子钟计时分为小时 分钟和秒 其中小时为二十四进制 分钟和秒均为六十进 制 输出可以用数码管显示 所以要求二十四进制为 计数 六十进制为 计数 并 且均为 8421 码编码形式 1 小时计数 二十四进制电路仿真 用两片 74LS160N 分 A 片 B 片 设计一个一百进制的计数器 在 24 处直接取出所 有为 1 的端口 经过输入与非门 74LS00D 再给两个清零端 CLR 使用 74LS160N 异步清零功 能完成二十四进制循环 计数范围为 0 23 然后用七段显示译码器 74LS47D 将 A B 两片 74LS160N 的输出译码给 LED 数码管 仿真电路如图九所示 图九 24 进制 时计数器仿真电路 2 分钟 秒计数 六十进制电路仿真 此电路类似于二十四进制计数器 采用 74LS160N 设计出一百进制的计数器 在 60 处 直接取出所有为 1 的端口 经过输入与非门 74LS00D 再给两个清零端 CLR 使用 74LS160N 异步清零功能完成六十进制循环 计数范围为 0 59 然后用七段显示译码器 74LS47D 将 A B 两片 74LS160N 的输出译码给 LED 数码管 仿真电路如图所示 图十 60 进制 秒计数器仿真电路 图十一 60 进制 分计数器仿真电路 4 校时校分 秒 电路 数字钟应具有分校正和时校正功能 因此 应截断分个位和时个位的直接计数通路 并采用正常计时信号与校正信号可以随时切换的电路接入其中 这里利用两个与非门加 一个单刀双掷开关来实现校时功能 第一个 74LS00D 与非门的输入端一端接清零信号 另一端接第二个与非门的输入端 第二个 74LS00D 的输入端一端接计数脉冲 另一端接 一个单刀双掷开关 开关接通的一段接地 另一端接高电平 当开关打到另一端时 时 或分的个位就单独开始计数 这样就能实现校时功能 其电路图如图所示 图十二 校分仿真电路 6 实验结果和结论 数字时钟仿真电路图如下图所示 在 Multisim11 0 中进行仿真 可以实现数字时钟的 显示功能 校时功能 显示功能中 小时实现的是 24 进制 分和秒实现的是 60 进制 通过校时电路能够分别校对时和分 图十三 数字时钟仿真电路 7 设计体会 在本次 Multisim 仿真过程 从安装软件 选定课题 设计电路 进行仿真 运行结 果都自己实际操作完成 在数字时钟设计中 根据老师上课所讲的内容 可以用两片集 成十进制同步计数器 74LS160D 级联为 100 进制 再利用其异步清零功能 可以分别实现 小时的 24 进制和分秒的 60 进制 当然 在仿真过程中也遇到了很多困难和问题 比如 说 无法直接从秒进位到分和分进位到时 并且在仿真中总是出错 于是自己请教了一 些也做数字时钟的同学 同时在网上查找了相关资料 最后终于用两个与非门和单刀双 掷开关实现了从秒到分的进位 分到时的进位功能及校准功能 通过本次实验对数电知识有了更深入的了解 将其运用到了实际中来 明白了学习 电子技术基础的意义 也达到了其培养的目的 也明白了一个道理 成功就是在不断摸 索中前进实现的 遇到问题我们不能灰心 烦躁 甚至放弃 而要静下心来仔细思考 分部检查 找出最终的原因进行改正 这样才会有进步 才会一步步向自己的目标靠近 才会取得自己所要追求的成功 当然 自