《存储器原理介绍》PPT课件

存储器原理介绍 目录 半导体存储器分类和原理介绍 高速存储器的应用 其他存储类型简介 半导体存储器主要类别 EEPROM存储单元原理 背景知识 量子隧道效应经典物理学认为物体越过势垒 有一阈值能量 粒子能量小于此能量则不能越过 大于此能量则可以越过 例如骑自行车过小坡 先用力骑 如果坡很低 不蹬自行车也能靠惯性过去 如果坡很高 不蹬自行车 车到一半就停住 然后退回去 量子力学则认为即使粒子能量小于阈值能量 很多粒子冲向势垒 一部分粒子反弹 还会有一些粒子能过去 好象有一个隧道 称作 量子隧道 1962年 英国剑桥大学实验物理学研究生约瑟夫森 BrianDavidJosephson 1940 预言 当两个超导体之间设置一个绝缘薄层时 电子可以穿过绝缘体从一个超导体到达另一个超导体 约瑟夫森的这一预言不久就为P W 安德森和J M 罗厄耳的实验观测所证实 电子对通过两块超导金属间的薄绝缘层 厚度约为10埃 时发生了隧道效应 于是称之为 约瑟夫森效应 宏观量子隧道效应确立了微电子器件进一步微型化的极限 当微电子器件进一步微型化时必须要考虑上述的量子效应 例如 在制造半导体集成电路时 当电路的尺寸接近电子波长时 电子就通过隧道效应而穿透绝缘层 使器件无法正常工作 因此 宏观量子隧道效应已成为微电子学 光电子学中的重要理论 EEPROM存储单元原理 0与1的读写 以浮栅中是否存有电子来区分逻辑状态0和1 也会以电荷多少来区分多个逻辑状态比如00 01 10 11等 写 当漏极接地 控制栅加上足够高的电压时 大于正常工作电压 交叠区将产生一个很强的电场 在强电场的作用下 电子通过绝缘层到达浮栅 使浮栅带负电荷 擦 反之 当控制栅接地漏极加一正电压 则产生与上述相反的过程 即浮栅放电 读 注入浮栅的负电荷 排斥P型硅基层上的电子 抵消提供给控制栅的电压 也就是说 如果浮置栅中积累了电荷 则阈值电压 Vth 增高 与浮置栅中没有电荷时的情况相比 如果不给控制栅提供高电压 则漏极 源极间不会处于导通的状态 每个存储单元类似一个标准MOSFET 但有两个闸极 在顶部的是控制闸 ControlGate CG 如同其他MOS晶体管 但是它下方则是一个以氧化物层与周遭绝缘的浮闸 FloatingGate FG 这个FG 多晶硅等 放在CG与MOSFET通道之间 由于这个FG在电气上是受绝缘层独立的 所以进入的电子会被困在里面 在一般的条件下电荷经过多年都不会逸散 EEPROM存储单元原理 EEPROM存储单元原理 EEPROM存储阵列 EEPROM芯片内部结构 EEPROM 特点 可以随机访问和修改任何一个字节 具有较高的可靠性 电路复杂 单位容量成本高 容量小 FlashMemory flasheraseEEPROM Flash属于广义的EEPROM 因为它也是电擦除的rom 与EEPROM不同 flash擦除时不再以字节为单位 而是以块或页为单位 速度更快 所以被称为FlasheraseEEPROM 任何flash器件的写入操作只能在空或已擦除的单元内进行 所以大多数情况下 在进行写入操作之前必须先执行擦除 一般自带数据缓冲buffer Flash有NorFlash和NandFlash两种 Flash存储单元 Flash存储单元由EEPROM过渡而来 核心依旧使用浮栅 但省去了一个控制管 Nor和Nand两种flash的存储单元排列形式不同 NOR技术FlashMemory结构 每两个单元共用一个位线接触孔和一条源线线 采用CHE 沟道热电子 的写入和源极F N擦除 具有高编程速度和高读取速度的优点 但其编程功耗过大 在阵列布局上 接触孔占用了相当的空间 集成度不高 NAND结构通过多位的直接串联 将每个单元的接触孔减小到1 2n n为每个模块中的位数 一般为8位或16位 因此 大大缩小了单元尺寸 NAND采用编F N写 沟道擦除 其最大缺点是多管串联 读取速读较其他阵列结构慢 Flash存储结构 Flash存储结构 Flash存储阵列的组成 page block plane device NorFlash与NandFlash比较 性能 NOR的读速度比NAND稍快一些NAND的写入速度和擦除速度比NOR快很多NOR可以直接使用 并可在上面直接运行代码NAND一般不能直接运行程序 需要先拷贝到RAM区 再运行NOR可以按字节来操作NAND只能以页或者块为单位操作接口 NORflash带有SRAM接口 有足够的地址引脚来寻址 可以很容易地存取其内部的每一个字节NAND器件使用复杂的I O口来串行地存取数据 各个产品或厂商的方法可能各不相同 容量成本 NANDflash的单元尺寸几乎是NOR器件的一半 容量密度较高 成本较低 用途 NOR主要应用在代码存储介质 方便直接运行代码 如BIOSNAND适合存储大容量数据 未来3DNAND容量更大 速度更快 价格更便宜 可靠性更高 eMMC EmbeddedMultiMediaCard eMMC EmbeddedMultiMediaCard 由于NANDFlash芯片的不同厂牌包括三星 东芝 Toshiba 或海力士 Hynix 美光 Micron 等 当手机客户在导入时 都需要根据每家公司的产品和技术特性来重新设计 过去并没有1个技术能够通用所有厂牌的NANDFlash芯片 eMMC EmbeddedMultiMediaCard 为MMC协会所订立的内嵌式存储器标准规格 主要是针对手机产品为主 eMMC结构由一个嵌入式存储解决方案组成 带有MMC 多媒体卡 接口 快闪存储器设备及主控制器 所有在一个小型的BGA封装 eMMC内部结构 eMMC NANDfalsh 控制器 标准接口 遵循eMMC协议 SamsungeMMC5 1providesfasterspeedcomparedtoeMMC5 0 eMMC5 1achieves300MB sinsequentialread and140MB sinsequentialwritewhileeMMC5 0provides260MB sinsequentialread and135MB sinsequentialwrite MCP存储器 Multi Chip Package MCP存储器 MCP是在一个塑料封装外壳内 垂直堆叠大小不同的各类存储器或非存储器芯片 是一种一级单封装的混合技术 用此方法节约小巧印刷电路板PCB空间 手机中 eMMC DDRRAM UFS存储器 UniversalFlashStorage 闪存的速度非常快 台式电脑和笔记本电脑上最新的闪存存储装置使用适当的接口后读写速度可以达到每秒约500MB 然而 对于智能手机 平板电脑 电子书阅读器等移动设备来说情况则完全不同 这些设备虽然同样使用闪存作为存储介质 但读取和写入速度无论如何都无法达到每秒500MB 在大部分移动设备上 闪存的速度甚至每秒只有约50MB 这是因为移动设备使用的闪存存储器不同于SATA接口的固态硬盘 而是嵌入式的多媒体存储卡 EmbeddedMultiMediaCard 简称eMMC 它所使用的连接方式速度要慢很多 2011年电子设备工程联合委员会 JointElectronDeviceEngineeringCouncil 简称JEDEC 发布了第一代通用闪存存储 UniversalFlashStorage 简称UFS 标准 希望能够替代eMMC 然而 第一代的UFS并不受欢迎 因为相对于不断更新换代的eMMC它似乎没有提供足够的优势 为此 JEDEC在2013年9月发布了新一代的通用闪存存储标准UFS2 0 JEDEC采用了来自MIPI 联盟的业界领先规范来建立互联层 UFS2 0版标准继续这一协作 引用了M PHY 3 0版规范与UniProSM1 6版规范 UFS存储器 UFS存储器 RAM Randomaccessmemory随机存储器 之所以RAM被称为 随机存储 是因为您可以直接访问任一个存储单元 只要您知道该单元所在记忆行和记忆列的地址即可 与RAM形成鲜明对比的是顺序存取存储器 SAM SAM中的数据存储单元按照线性顺序排列 因而只能依顺序访问 类似于盒式录音带 如果当前位置不能找到所需数据 就必须依次查找下一个存储单元 直至找到所需数据为止 SRAM Staticrandomaccessmemory静态随机存储器 SRAM是一种具有静止存取功能的内存 不需要刷新电路即能保存它内部存储的数据 SRAM基本特点和用途 DRAM Dynamicrandomaccessmemory动态随机存储器 当DRAM的电容器存储了电荷时 对于FET来说 形成反偏置状态 必然会发生漏电流 因此DRAM单元的电容器将必然进行放电 所以 需要定期将单元的状态恢复为初始状态 这称为刷新操作 存储的电容器的容量非常之小 所以不可能一下子驱动公用数据线 需要放大 DRAM单元读过程 SRAM与DRAM比较 SDRAM SynchronousDynamicrandomaccessmemory同步动态随机存储器 SDRAM 同步动态随机存储器 同步是指Memory工作需要同步时钟 内部的命令的发送与数据的传输都以它为基准 动态是指存储阵列需要不断的刷新来保证数据不丢失 随机是指数据不是线性依次存储 而是自由指定地址进行数据读写 SDRAM从发展到现在已经经历了五代 分别是 第一代SDRSDRAM 第二代DDRSDRAM 第三代DDR2SDRAM 第四代DDR3SDRAM 第五代DDR4SDRAM 第一代SDRAM采用单端 Single Ended 时钟信号 第二代开始由于工作频率比较快 所以采用可降低干扰的差分时钟信号作为同步时钟 DDRSDRAM DoubleDataRateSDRAM双倍速率的SDRAM 比普通的SDRAM多了两个信号 CLK 与DQS CLK 与正常CLK时钟相位相反 形成差分时钟信号 而数据的传输在CLK与CLK 的交叉点进行 可见在CLK的上升与下降沿 此时正好是CLK 的上升沿 都有数据被触发 从而实现DDR DDR差分时钟 起触发时钟校准的作用 由于数据是在CK的上下沿触发 造成传输周期缩短了一半 因此必须要保证传输周期的稳定以确保数据的正确传输 这就要求CK的上下沿间距要有精确的控制 但因为温度 电阻性能的改变等原因 CK上下沿间距可能发生变化 此时与其反相的CK 就起到纠正的作用 DDR数据选取脉冲 DQS DQS是DDRSDRAM中的重要功能 它的功能主要用来在一个时钟周期内准确的区分出每个传输周期 并便于接收方准确接收数据 每一颗芯片都有DQS信号线 它是双向的 方向与数据流方向一致 但写数据与读数据的发生时间不同 LPDDR LowPowerDDR 为了移动系统开发的DDR内存 主要在综合功耗方面做优化 相对于DDR LPDDR在如下几个方面改动 1 降低核心工作电压 2 D