微机原理第5章

1 第5章存储器系统 2 主要内容 存储器系统的概念半导体存储器的分类及其特点半导体存储芯片的外部特性及其与系统的连接存储器扩展技术高速缓存 3 5 1概述 主要内容 存储器系统及其主要技术指标半导体存储器的分类及特点两类半导体存储器的主要区别 4 存储器是计算机系统的记忆设备 用于存放计算机要执行的指令 处理的数据 运算结果以及各种需要保存的信息 存取器有两种基本操作 读 从存储器中读出信息 不破坏原有内容写 把信息写入 存入 存储器 新写入的数据将覆盖原有的内容 5 5 1 1存储器系统的一般概念 6 1 微机中的存储器系统 将两个或两个以上速度 容量和价格各不相同的存储器用硬件 软件或软硬件相结合的方法连接起来系统的存储速度接近最快的存储器 容量接近最大的存储器 单位容量价格接近最便宜的那个存储器 构成存储系统 7 2 两种存储系统 在一般计算机中主要有两种存储系统 Cache存储系统 主存储器高速缓冲存储器 虚拟存储系统 主存储器磁盘存储器 8 Cache存储系统 对程序员是透明的目标 提高存储速度 Cache 主存储器 9 虚拟存储系统 对应用程序员是透明的 目标 扩大存储容量 主存储器 磁盘存储器 10 3 主要性能指标 存储容量 S 字节 千字节 兆字节等 存取时间 T 与系统命中率有关 命中率 H T H T1 1 H T2单位容量价格 C 11 4 微机中的存储器 通用寄存器组及指令 数据缓冲栈 高速缓存 主存储器 联机外存储器 脱机外存储器 片内存储部件 内存储部件 外存储部件 12 5 1 2半导体存储器 内部存储器 半导体存储器外部存储器 硬磁盘 软盘 CD ROM 13 1 半导体存储器 半导体存储器由能够表示二进制数 0 和 1 的 具有记忆功能的半导体器件组成 能存放一位二进制数的半导体器件称为一个存储元 若干存储元构成一个存储单元 14 2 内存储器的分类 内存储器 随机存取存储器 RAM 只读存储器 ROM 15 随机存取存储器 RAM RAM 静态存储器 SRAM 动态存储器 DRAM 16 只读存储器 ROM 只读存储器 掩模ROM一次性可写ROMEPROMEEPROM 17 3 主要技术指标 存储容量存储单元个数 每单元的二进制数位数存取时间tA实现一次读 写所需要的时间存取周期TC连续启动两次独立的存储器操作所需间隔的最小时间可靠性功耗 18 5 2随机存取存储器 掌握 SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接存储器扩展技术 19 5 2 1静态存储器SRAM 特点 存储元由双稳电路构成 存储信息稳定 20 1 SRAM的六管基本存储单元 1 T1截止 T2导通为状态 1 T2截止 T1导通为状态 0 2 T1和T2组成一个双稳态触发器 用于保存数据 T3和T4为负载管 T5 T6 T7和T8是控制管 行 X地址 选择线 列 Y地址 选择线 21 1 写操作 写入1 I O 1行选择线有效 高电平 时 T5和T6导通 同时列选择线有效T7和T8导通 要写入的内容经I O端和I O端进入 A 1 B 0 使T1截止和T2导通 2 读操作 行列选择线有效时 A B处的数据信息通过门控管T5和T6送至C D点 再通过门控管T7和T8送至芯片的数据引脚I O和I O端 行 X地址 选择线 列 Y地址 选择线 22 2 典型SRAM芯片 掌握 主要引脚功能工作时序与系统的连接使用 23 SRAM芯片6264 容量 8KX8bit包括 13根地址信号线8根数据信号线4根控制信号线地址线的多少决定芯片有多少的存储单元数据线的多少决定芯片上每个存储单元的二进制位数 外部引脚 24 6264芯片的引线 地址线 A0 A12 数据线 D0 D7 输出允许信号 OE 写允许信号 WE 选片信号 CS1 CS2 真值表 25 6264的工作过程 读操作写操作 工作时序 地址线 A0 A12 数据线 D0 D7 读写允许信号 OE WE 选片信号 CS1 CS2 26 3 8088总线信号 8088总线 A19 A0 A15 A0 MEMR MEMW IOR IOW AEN 存储器 输入 输出 RD WR 27 4 6264芯片与系统的连接 D0 D7 A0 A12 WE OE CS1 CS2 A0 A12 MEMW MEMR 译码电路 高位地址信号 D0 D7 SRAM6264 8088总线 5V 28 5 地址译码 00 11 00 00 11 11 00 00 01 01 10 10 低位地址 片内地址 高位地址 片选地址 29 存储器地址 片选地址 片内地址 高位地址 低位地址 内存地址 所谓译码 就是将一组输入信号转换为一个确定的输出 即将高位地址信号通过一组电路 译码器 转换为一个确定的输出信号 通常为低电平 并将其连接到存储器芯片的片选端 使该芯片被选中 30 6264芯片的编址 片首地址 A19 A12 A0 A19 A12 A0 0000000000000 XXXXXXX XXXXXXX 1111111111111 片尾地址 31 存储器编址 00 11 00 00 11 11 00 00 01 01 10 10 CS 0 0 译码器 1 CS 32 6 译码电路 将输入的一组高位地址信号通过变换 产生一个有效的输出信号 用于选中某一个存储器芯片 从而确定了该存储器芯片在内存中的地址范围 将输入的一组二进制编码变换为一个特定的输出信号 33 译码方式 全地址译码部分地址译码 34 全地址译码 用全部的高位地址信号作为译码信号 使得存储器芯片的每一个单元都占据一个唯一的内存地址 35 全地址译码例 A19 A18 A17 A16 A15 A14 A13 1 CS1 1 SRAM6264 CS2 5V 0 1 1 1 1 0 0 0 36 6264芯片全地址译码例 片首地址 A19 A12 A0 A19 A12 A0 0000000000000 1111000 1111000 1111111111111 片尾地址 该6264芯片的地址范围 F0000H F1FFFH 37 全地址译码例 若已知某SRAM6264芯片在内存中的地址为 3E000H 3FFFFH试画出将该芯片连接到系统的译码电路 38 全地址译码例 设计步骤 写出地址范围的二进制表示 确定各高位地址状态 设计译码器 片首地址 A19 A12 A0 A19 A12 A0 0000000000000 0011111 0011111 1111111111111 片尾地址 39 全地址译码例 A19 A18 A17 A16 A15 A14 A13 1 CS1 高位地址 0011111 SRAM6264 CS2 5V 0 0 1 1 1 1 1 0 40 部分地址译码 用部分高位地址信号 而不是全部 作为译码信号 使得被选中得存储器芯片占有几组不同的地址范围 下例使用高5位地址作为译码信号 从而使被选中芯片的每个单元都占有两个地址 即这两个地址都指向同一个单元 41 部分地址译码例 两组地址 F0000H F1FFFHB0000H B1FFFH A19 A17 A16 A15 A14 A13 1 6264CS1 1 1 1 0 0 0 高位地址 1 11000 1011000 1111000 42 应用举例 将SRAM6264芯片与系统连接 使其地址范围为 38000H 39FFFH 使用74LS138译码器构成译码电路 43 存储器芯片与系统连接例 由题知地址范围 00111000 000111001 1 高位地址 A19 A12 A0 44 应用举例 D0 D7 A0 A12 WE OE CS1 CS2 A0 A12 MEMW MEMR D0 D7 A19 G1 G2A G2B C B A A18 A14 A13 A17 A16 A15 VCC Y0 45 例5 1用SRAM6116芯片构成地址范围在78000H 78FFFH之间的一个4KB的存储器 SRAM6116芯片是2K 8bit 46 G1 G2A G2B C B A Y2 Y3 MEMR MEMW A19 A18 74LS138 Y1 Y0 例5 2用SRAM8256芯片构成1MB的存储器 8256芯片为256K 8bit 47 5 2 2动态随机存储器DRAM 48 1 DRAM的特点 存储元主要由电容构成 由于电容存在的漏电现象而使其存储的信息不稳定 故DRAM芯片需要定时刷新 存储器基本电路 单管存储元 49 2 典型DRAM芯片2164A 2164A 64K 1bit采用行地址和列地址来确定一个单元 行列地址分时传送 共用一组地址信号线 地址信号线的数量仅为同等容量SRAM芯片的一半 50 主要引线 行地址选通信号 用于锁存行地址 列地址选通信号 地址总线上先送上行地址 后送上列地址 它们分别在 RAS和 CAS有效期间被锁存在锁存器中 DIN 数据输入DOUT 数据输出 WE 0WE 1 WE 写允许信号 RAS CAS 数据写入 数据读出 51 工作原理 数据读出数据写入 52 刷新 将存放于每位中的信息读出再照原样写入原单元的过程 刷新 刷新时序 53 5 2 3存储器扩展技术 54 1 存储器扩展 用多片存储芯片构成一个需要的内存空间 各存储器芯片在整个内存中占据不同的地址范围 任一时刻仅有一片 或一组 被选中 存储器芯片的存储容量等于 单元数 每单元的位数 字节数 字长 扩展单元 扩展字长 55 2 存储器扩展方法 位扩展字扩展字位扩展 扩展字长 扩展单元数 既扩展字长也扩展单元数 56 位扩展 构成内存的存储器芯片的字长小于内存单元的字长时 需进行位扩展 位扩展 每单元字长的扩展 总的地址单元数不变 57 位扩展方法 将每片的地址线 控制线并联 数据线分别引出至数据总线的不同位上 位扩展特点 存储器的单元数不变 位数增加 58 位扩展例 用2164A芯片构成64KB存储器 LS158 A0 A7 A8 A15 2164A 2164A 2164A DB AB D0 D1 D7 0000H FFFFH 59 字扩展 地址空间的扩展芯片每个单元中的字长满足 但单元数不满足 扩展原则 每个芯片的地址线 数据线 控制线并联 片选端分别引出 以使每个芯片有不同的地址范围 60 A0 A10 DB AB D0 D7 A0 A10 R W CS 2K 8 D0 D7 A0 A10 2K 8 D0 D7 D0 D7 A0 A10 CS 译码器 Y0 Y1 高位地址 R W 字扩展示意图 61 字扩展例 用两片64K 8位的SRAM芯片构成容量为128KB的存储器两芯片的地址范围分别为 20000H 2FFFFH30000H 3FFFFH 62 字扩展例 G1 G2A G2B C B A Y2 Y3 MEMR MEMW A19 A18 A17 A16 74LS138 高位地址 芯片1 0010芯片2 0011 A19 A18 A17 A16 芯片1 芯片2 63 字位扩展 设计过程 根据内存容量及芯片容量确定所需存储芯片数 进行位扩展以满足字长要求 存储模块进行字扩展以满足容量要求 存储器若已有存储芯片的容量为L K 要构成容量为M N的存储器 需要的芯片数为 M L N K 64 字位扩展例 用32Kb芯片构成256KB的内存 65 存储器容量扩展步骤 选择合适的芯片根据要求将芯片 多片并联 进行位扩展 设计出满足字长要求的 存储模块 对 存储模块 进行字扩展 构成符合要求的存储器 66 5 3只读存储器 ROM 掩模ROM一次性可写ROM可读写ROM 分类 EPROMEEPROM 紫外线擦除 电擦除 67 5 3 1EPROM 可多次编程写入 掉电后内容不丢失 内容的擦除需用紫外线擦除器 68 1 EPROM2764 8K 8bit芯片地址信号 A0 A12数据信号 D0 D7输出信号 OE片选信号 CE编程脉冲输入 PGM其引脚与SRAM6264完全兼容 69 2 2764的工作方式 数据读出编程写入擦除 标准编程方式快速编程方式 编程写入 每出现一个编程负脉冲就写入一个字节数据 70 5 3 2EEPROM 可在线编程写入 掉电后内容不丢失 电可擦除 71 1 典型EEPROM芯片98C64A 8K 8bit芯片 13根地址线 A0 A12 8位数据线 D0 D7 输出允许信号 OE 写允许信号 WE 选片信号 CE 状态输出端 READY BUSY 72 2 工作方式 数据读出编程写入擦除 字节写入 每一次BUSY正脉冲写入一个字节自动页写入 每一次BUSY正脉冲写入一页 1 32字节 字节擦除 一次擦除一个字节片擦除 一次擦除整片 73 3 EEPROM的应用 可通过编写程序实现对芯片的读写 每写入一个字节都需判断READY BUSY端的状态 仅当该端为高电平时才可写入下一个字节 例5 6将一片98C64A接到系统总线上 使其地址范围在3E000H 3FFFFH之间 并编程将芯片的所有存储单元写入66H 74 程序1 用延时等待方式 START MOVAX 3E00HMOVDS AXMOVSI 0000HMOVCX 2000HAGAIN MOVAL 66HMOV SI ALCALLTDELAY15MSINCSILOOPAGAINHLT 75 程序2 用查询方式 START MOVAX 3E00HMOVDS AXMOVSI 0000HMOVCX 2000HMOVBL 66HAGAIN MOVDX 02E0HWAIT INAL DXTESTAL 01HJZWAITMOV SI BLINCSILOOPAGAINHLT 76 5 3 3闪存EEPROM 特点 通过向内部控制寄存器写入命令的方法来控制芯片的工作方式 77 工作方式 数据读出编程写入 擦除 读单元内容读内部状态寄存器内容读芯片的厂家及器件标记 数据写入 写软件保护 字节擦除 块擦除 片擦除擦除挂起 78 5 4高速缓存 Cache 了解 Cache的基本概念 基本工作原理 命中率 Cache的分级体系结构 79 Cache的基本概念 设置Cache的理由 CPU与主存之间在执行速度上存在较大差异 高速存储器芯片的价格较高 设置Cache的条件 程序的局部性原理时间局部性 最近的访问项可能在不久的将来再次被访问空间局部性 一个进程所访问的各项 其地址彼此很接近 80 Cache的工作原理 CPU Cache 主存 DB DB DB 命中 存在 不命中 81 Cache的命中率 访问内存时 CPU首先访问Cache 找到则 命中 否则为 不命中 命中率影响系统的平均存取速度 Cache存储器系统的平均存取速度 Cache存取速度 命中率 RAM存取速度 不命中率Cache与内存的空间比一般为 1 128 82 Cache的读写操作 读操作写操作 贯穿读出式旁