门电路和组合逻辑电路

13 1分立元件门电路 13 3CMOS门电路 13 2TTL门电路 第13章门电路和组合逻辑电路 13 4组合逻辑电路的分析 13 5加法器 13 6编码器 13 7译码器和数字显示 13 8半导体存储器和可编程逻辑器件 13 9应用举例 一类称为模拟信号 它是指时间上和数值上的变化都是连续平滑的信号 如图 a 中的正弦信号 处理模拟信号的电路叫做模拟电路 电子电路中的信号分为两大类 一类称为数字信号 它是指时间上和数值上的变化都是不连续的 如图 b 中的信号 处理数字信号的电路称为数字电路 13 1 1门电路的基本概念 13 1分立元件门电路 门电路 实现各种逻辑关系的电路 分析逻辑电路时只用两种相反的工作状态 并用1或0表示 如开关接通用1表示 开关断开用0表示 灯亮可用1表示 灯灭可用0表示 正逻辑系统 高电位用1表示 低电位用0表示 负逻辑系统 高电位用0表示 低电位用1表示 13 1 2二极管与门电路 12V A B C DA DB DC 设 uA 0 uB uC 3V则DA导通 DB DC截止 uY 0 3V uY 0 3V Y R Y 0 uA uB uC中任意一个或两个为0 Y 0 设 3V为高电位1 0 3V为低电位0 二极管管压降为0 3V 12V A B C DA DB DC 设 uA uB uC 0 DA DB DC都导通 Y 0 uY 0 3V Y uY 0 3V R uY 3 3V 设 uA uB uC 3V uY 3 3V Y 1 DA DB DC都导通 由以上分析可知 只有当A B C全为高电平时 输出端才为高电平 正好符合与门的逻辑关系 与逻辑关系式 Y ABC 与门逻辑状态表 与逻辑关系式 Y ABC 设 uA 3V uB uC 0V则DA导通 uY 3 0 3 2 7VDB DC截止 Y 1 DA 12V Y A B C DB DC uY 2 7V R uA uB uC中任意一个或两个为1 Y 1 13 1 3二极管或门电路 DA 12V Y A B C DB DC 设 uA uB uC 3V DA DB DC都导通 uY 2 7V uY 2 7V Y 1 R uY 0 3V 设 uA uB uC 0V DA DB DC都导通 uY 0 3V Y 0 或逻辑关系式 Y A B C 由以上分析可知 只有当A B C全为低电平时 输出端才为低电平 正好符合或门的逻辑关系 或逻辑关系式 Y A B C 或门逻辑状态表 设 uA 3V T饱和导通 UCC RC T UBB RB Rk A Y uY 0 3V uY 0 3V Y 0 13 1 4晶体管非门电路 设 uA 0V T截止 RC T RB Rk A Y uY UCC uY UCC Y 1 由以上分析可知 当A为低电平时 输出端为高电平 当A为高电平时 输出端为低电平 正好符合非门的逻辑关系 UCC UBB 返回 5V ABC T1 R1 R2 T2 T3 T4 T5 R3 R5 R4 Y T1等效电路 13 2 1TTL与非门电路 多发射极晶体管 13 2TTL门电路 5V ABC T1 R1 R2 T2 T3 T4 T5 R3 R5 R4 Y 设 uA 0 3VuB uC 3 6V 则UB1 0 3 0 7 1V RL uY 5 ube3 ube4 uR2 拉电流 UB1 1V uY 3 6V T2 T5截止 T3 T4导通 小 5 0 7 0 7 3 6V Y 1 1 输入不全为1 5V ABC T1 R1 R2 T2 T3 T4 T5 R3 R5 R4 Y 设uA uB uC 3 6V 输入端全部是高电平 UB1升高 足以使T2 T5导通 uo 0 3V Y 0 且UB1 2 1V T1发射结全部反偏 UC2 UCE2 UBE5 0 3 0 7 1V 使T3导通 T4截止 灌电流 UB1 2 1V UC2 1V uY 0 3V 2 输入全为1 由以上分析可知 当输入端A B C均为高电平时 输出端Y为低电平 当输入端A B C中只要有一个为低电平 输出端Y就为高电平 正好符合与非门的逻辑关系 与非门的逻辑功能 全1出0 有0出1 TTL与非门组件就是将若干个与非门电路 经过集成电路工艺制作在同一芯片上 UC 141312111098 1234567 地 74LS00 74LS00组件含有两个输入端的与非门四个 5V AB T1 R1 R2 T2 T3 T4 T5 R3 R5 R4 Y D E UB1 1V E 0时 UB1 1V T2 T5截止 二极管D导通 使UB3 1V T3 T4截止 输出端开路 高阻状态 UB3 1V 13 2 2三态输出与非门电路 三态门逻辑符号 E为控制端且高电平有效 即E 1时 同TTL与非门 Y AB E 0时 输出端为高阻状态 用三态门接成总线结构 返回 A Y T2 UDD T1 当A为高电平时 T1导通 T2截止 输出Y为低电平 当A为低电平时 T2导通 T1截止 输出Y为高电平 13 3CMOS门电路 13 3 1CMOS非门电路 N沟道 P沟道 G G D S S A B T4 T3 T1 T2 UDD Y T4与T3并联 T1与T2串联 当AB都是高电平时 T1与T2同时导通 T4与T3同时截止 输出Y为低电平 当AB中有一个是低电平时 T1与T2中有一个截止 T4与T3中有一个导通 输出Y为高电平 13 3 2CMOS与非门电路 当AB中有一个是高电平时 T1与T2中有一个导通 T4与T3中有一个截止 输出Y为低电平 当AB都是低电平时 T1与T2同时截止 T4与T3同时导通 输出Y为高电平 B T4 T3 T1 T2 A Y 13 3 3CMOS或非门电路 返回 13 4组合逻辑电路的分析 13 4 1逻辑代数 逻辑代数 按一定逻辑规律进行运算的代数 逻辑代数不代表数 而是代表两种相互对立的状态 逻辑代数中的变量称为逻辑变量 它只能取 0 或 1 1 逻辑代数运算法则 基本运算法则 交换率 结合率 分配率 证明 吸收率 证 证 反演率 2 逻辑函数的表示方法 1 逻辑状态表 2 逻辑式 1 常采用与 或表达式的形式 2 在状态表中选出使函数值为1 的变量组合 3 变量值为1的写成原变量 为0的写成反变量 得到其值为1的乘积项组合 4 将这些乘积项加起来 逻辑或 得到 与 或 逻辑函数式 3 逻辑图 由逻辑式得到逻辑图 3 逻辑函数的化简 1 用 与非 门构成基本门电路 2 应用 与非 门构成 或 门电路 1 应用 与非 门构成 与 门电路 由逻辑代数运算法则 由逻辑代数运算法则 3 应用 与非 门构成 非 门电路 4 用 与非 门构成 或非 门 由逻辑代数运算法则 例1 化简 应用逻辑代数运算法则化简 1 并项法 2 配项法 例3 化简 3 加项法 4 吸收法 吸收 例5 化简 吸收 吸收 吸收 吸收 例6 应用逻辑代数运算法则化简下列逻辑式 解 组合逻辑电路 逻辑电路某一时刻的输出状态仅由输入决定 与电路当前状态无关 电路结构中无反馈环路 无记忆 13 4 2组合逻辑电路的分析 已知组合逻辑电路图 确定它们的逻辑功能 2 对逻辑函数表达式化简或变换 分析步骤 1 根据逻辑图 写出逻辑函数表达式 4 由状态表确定逻辑电路的功能 3 根据最简表达式列出状态表 13 4 2组合逻辑电路的分析 逻辑图 逻辑表达式 1 1 最简与或表达式 化简 2 2 从输入到输出逐级写出 最简与或表达式 3 真值表 3 4 电路的逻辑功能 当输入A B C中有2个或3个为1时 输出Y为1 否则输出Y为0 所以这个电路实际上是一种3人表决用的组合电路 只要有2票或3票同意 表决就通过 4 逻辑图 逻辑表达式 例2 最简与或表达式 真值表 用与非门实现 电路的输出Y只与输入A B有关 而与输入C无关 Y和A B的逻辑关系为 A B中只要一个为0 Y 1 A B全为1时 Y 0 所以Y和A B的逻辑关系为与非运算的关系 电路的逻辑功能 例3 分析下图逻辑电路的功能 功能 当A B取值不相同时 输出为1 是异或门 Y 异或门符号 返回 13 4 3组合逻辑电路的设计 设计步骤如下 真值表 电路功能描述 例1 用与非门设计一个交通报警控制电路 交通信号灯有红 绿 黄3种 3种灯分别单独工作或黄 绿灯同时工作时属正常情况 其他情况均属故障 出现故障时输出报警信号 设红 绿 黄灯分别用A B C表示 灯亮时其值为1 灯灭时其值为0 输出报警信号用F表示 灯正常工作时其值为0 灯出现故障时其值为1 根据逻辑要求列出真值表 1 穷举法 1 2 逻辑表达式 最简与或表达式 化简 3 2 4 逻辑变换 3 4 5 逻辑电路图 5 真值表 电路功能描述 例2 用与非门设计一个举重裁判表决电路 设举重比赛有3个裁判 一个主裁判和两个副裁判 杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定 只有当两个或两个以上裁判判明成功 并且其中有一个为主裁判时 表明成功的灯才亮 设主裁判为变量A 副裁判分别为B和C 表示成功与否的灯为Y 根据逻辑要求列出真值表 1 穷举法 1 2 2 逻辑表达式 3 最简与或表达式 化简 4 5 逻辑变换 逻辑电路图 3 化简 4 5 13 5 1半加器 只求本位和 不考虑低位的进位 实现半加操作的电路叫做半加器 C AB 半加器逻辑图 半加器逻辑符号 A B为两个加数 C为向高位的进位 S为半加和 13 5加法器 13 5 2全加器 全加 实现两个一位二进制数相加 且考虑来自低位的进位 逻辑符号 全加器 1 列逻辑状态表 2 写出逻辑式 例1 用两个全加器组成一个逻辑电路以实现两个二位二进制数的加法运算 0 1 1 0 1 1 0 1 返回 13 6编码器 把二进制码按一定规律编排 使每组代码具有一特定的含义 称为编码 具有编码功能的逻辑电路称为编码器 n位二进制代码有2n种组合 可以表示2n个信息 要表示N个信息所需的二进制代码应满足2n N 13 6 1二进制编码器 将输入信号编成二进制代码的电路 2n个 n位 13 6 1二 十进制编码器 编码 用数字或符号来表示某一对象或信号的过程称为编码 在数字电路中 一般用的是二进制编码 n位二进制代码可以表示2n个信号 将十进制的十个数0 1 2 9编成二进制代码的电路称二 十进制编码器 这种二 十进制代码称BCD码 13 6编码器 1 二进制代码的位数 十个数码 取n等于4 2 列编码表 四位二进制代码共有十六种状态 取任何十种状态都可以表示0 9十个数 8421编码是在四位二进制代码的十六种状态中 取出前十种状态 表示0 9十个数 后六个状态去掉 8421编码表 3 由编码表写出逻辑式 编码器 5V 1k 10 Y3 0123456789 0 1 1 1 4 由逻辑式画出逻辑图 Y2 Y1 Y0 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 13 6 2优先编码器 根据请求信号的优先级别 按次序进行编码 如CT74LS147型10 4线优先编码器 13 7译码器和数字显示 译码是编码的反过程 将二进制代码按编码时的原意翻译成对应的信号或十进制数码 输出 13 7 1二进制译码器 例如 2线 4线译码器 3线 8线译码器 4线 16线译码器等 现以3线 8线译码器74LS138为例说明 返回 输入三位二进制代码 ABC 输出八个信号低电平有效 现以3 8线译码器74LS138为例说明 其余输出为1 ABC 000时 1 译码器的状态表 2 译码器逻辑式 1 C A A B 1 1 B C 3 译码器逻辑图 3 译码器逻辑图 都输出高电平 译码器才正常译码 否则不论ABC为何值 只有当它们分别为 0 0 1 13 7 2二 十进制显示译码器 1 半导体数码管 1 半导体数码管 a b f g e c d fg ab ed c abcdefg 将十进制数码管分成七个字段 每段为一个发光二极管 共阴极接法 共阳极接法 2 七段显示译码器 七段显示译码器的功能是把8421二 十进制代码译成对应于数码管的七个字段信号 驱动数码管显示出相应的十进制数码 74LS247译码器接共阳极数码管 它有四个输入端A0 A1 A2 A3和七个输出端 三个输入控制端 74LS247七段字形显示译码器的状态表 A3A2A1A0 显示字形 0000 0000001 0001 1001111 1000 0000000 1001 0001000 A3A2A1A0 abcdefg 5V 74LS247 共阳极数码管 A3A2A1A0 74LS247与数码管的连接 R 来自计数器 返回 13 8半导体存储器和可编程逻辑器件 13 8 1只读存储器的基本结构和工作原理 地址译码器 A0 A1 字线 位线 4字 4位的ROM 13 8 2可编程只读存储器 对存储单元只能改写一次 字线 位线 由二极管构成的存储单元 13 8 3可编程逻辑阵列 Y Y AB BC CA 13 8 4可编程阵列逻辑 1 Y 返回 13 9应用举例 1 1 1 1 1 KA 1k M DL 12V 12V 220V D KA T1 T2 HL 1k A B C D 正常工作时 ABCD 1111 T1导通 M转动 T2截止 0 0 1 13 9 1故障报警