第五章_触发器

第五章触发器 5 1基本RS触发器 5 2同步触发器 5 3主从触发器 5 4边沿触发器 5 5不同类型触发器间的转换 学习要点 1 熟练掌握不同结构触发器的工作原理及其触发方式 2 熟练掌握不同功能的触发器的逻辑功能 3 正确理解触发器的脉冲工作特性 时序逻辑电路 1 逻辑功能特点 任何时刻电路的输出 不仅和该时刻的输入信号有关 而且还取决于电路原来的状态 2 电路组成特点 1 与时间因素 CP 有关 2 含有记忆性的元件 触发器 组合逻辑电路 存储电路 x1 xi y1 yj w1 wk q1 ql 输入 输出 触发器及其分类 能够存储一位二进制数字信号的基本单元叫做触发器 触发器是构成时序逻辑电路的基本单元电路 触发器的性质 1 有两个稳态 可分别表示二进制数码0和1 无外触发时可维持稳态 2 外触发下 两个稳态可相互转换 称翻转 3 有两个互补输出端 按逻辑功能不同 RS触发器 D触发器 JK触发器 T触发器和T 触发器等 按触发方式不同 电平触发器 边沿触发器和主从触发器等 按电路结构不同 基本RS触发器 同步触发器 维持阻塞触发器 主从触发器和边沿触发器等 触发器的分类 触发器的逻辑功能通常用功能表 时序图 状态转换表 特性方程和状态转换图表示 5 1基本RS触发器 一 电路及符号 反馈 输入端 输出端 由两个与非门组成 逻辑符号 5 1基本RS触发器 二 工作原理 1 无有效电平输入 S R 1 时 触发器保持稳定状态不变 1 1 若现态Qn 1 若现态Qn 0 1 0 1 0 1 0 1 1 5 1基本RS触发器 2 在有效电平作用下 S 0 R 1 无论初态Qn为0或1 触发器都会转变为1态 0 1 若现态Qn 1 若现态Qn 0 1 0 1 0 1 0 1 1 0 5 1基本RS触发器 3 在有效电平作用下 S 1 R 0 无论初态Qn为0或1 触发器都会转变为0态 1 0 现态Qn x x 1 0 5 1基本RS触发器 4 当 S 0 R 0 时 无论现态Qn为0或1 触发器状态不定 0 0 此状态为不定状态 为避免不定状态 对输入信号应加S R 1的约束条件 现态Qn x 1 1 G2先翻转 1态 G1先翻转 0态 同时翻转 状态不定 随机 当信号S R 0同时变为1时 由于与非门的翻转时间不可能完全相同 触发器状态可能是 1 态 也可能是 0 态 不能根据输入信号确定 3 触发方式 0 1 1 0 1 0 置1端 置0端 基本触发器的触发方式属电平触发 R Reset 置 0 端 复位端 S Set 置 1 端 置位端 4 触发器逻辑功能的描述方法 逻辑功能表特性方程状态转换图工作波形图 1 逻辑功能表 现态Qn 触发器接收输入信号之前的状态 次态Qn 1 触发器接收输入信号之后的新状态 特性表 简化特性表 三 触发器逻辑功能的描述方法 2 特性方程 Qn 1 0 1 1 1 0 0 约束条件0 特性方程 3 状态转换图 SR R S 1 触发器的特性方程就是触发器次态Qn 1与输入及现态Qn之间的逻辑关系式 描述触发器的状态转换关系及转换条件的图形称为状态图 画工作波形的方法 1 根据触发器动作特征确定状态变化的时刻 2 根据触发器的逻辑功能确定Qn 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 0 不定 不变 不定 置1 不变 置1 不变 置0 不变 工作波形能直观地表示其输入信号与输出的时序关系 4 工作波形图 有关触发器的说明 S 直接置位端SetR 直接复位端Reset 置位 使触发器处于1态复位 使触发器处于0态 图形符号中 输入端靠近方框处的小圆圈表示输入信号负脉冲 负电平 有效 由输入信号直接决定触发器的状态 又称置0置1触发器 置位复位触发器 由与非门组成的基本RS触发器 一 电路及符号 二 工作原理 保持 置0 置1 不允许 若高电平同时撤消 则状态不定 由与非门组成的基本RS触发器 三 特性表和特性方程 RS Qn 1 00 01 10 11 Qn 保持置1置0不许 1 0 不用 约束条件 1 控制电机起停 I1 电机起动信号I2 电机停止信号 I1 I2 S I1 R I2 Q 初值 置1 维持 置0 维持 四 基本RS触发器的应用 应用举例 2 利用基本RS触发器的记忆功能消除机械开关振动引起的干扰脉冲 机械开关 a 电路 b 输出电压波形 干扰脉冲 A有0就置1 B有0就置0 利用基本RS触发器消除机械开关振动的影响 a 电路 b 电压波形 五 基本RS触发器主要特点 1 基本RS触发器具有置位 复位和保持 记忆 的功能 2 基本RS触发器的触发信号是低电平有效 属于电平触发方式 3 基本RS触发器存在约束条件 R S 1 由于两个与非门的延迟时间无法确定 当R S 0时 将导致下一状态的不确定 4 当输入信号发生变化时 输出即刻就会发生相应的变化 即抗干扰性较低 1 触发器的次态不仅与输入信号状态有关 而且与触发器的现态有关 2 电路具有两个稳定状态 在无外来触发信号作用时 电路将保持原状态不变 3 在外加触发信号有效时 电路可以触发翻转 实现置0或置1 4 在稳定状态下两个输出端的状态和必须是互补关系 即有约束条件 六 双稳态触发器的特点 EN 1时工作EN 0时禁止 3S 集成基本RS触发器 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 例在用与非门组成的基本RS触发器中 设初态为0 已知输入R S的波形图 画出两输出端的波形图 5 2同步触发器 同步触发器 时钟触发器或钟控触发器 具有时钟脉冲CP控制的触发器 该触发器状态的改变与时钟脉冲同步 CP 控制时序电路工作节奏的固定频率的脉冲信号 一般是矩形波 同步触发器的状态更新时刻 受CP输入控制 触发器更新为何种状态 由触发输入信号决定 1 同步RS触发器 1 电路及逻辑符号 国标符号 2 工作原理 当CP 0 保持 当CP 1 与基本RS触发器功能相同 2 工作原理 CP 1 CP 0 状态不变 0 1 工作情况与基本S触发器相同 CPRSQn 1说明100Qn保持1011置11100清0111不定避免0XXQn保持 3 触发方式 时钟控制 只有CP 1时 输出端状态才能改变 电平触发 在CP 1时 控制端R S的电平 1或0 发生变化时 输出端状态才改变 G1 G2 SCPR Q Q G3 G4 触发器为时钟高电平触发方式 1 同步RS触发器 1 特性表 CP 1 2 特性方程 约束条件 4 逻辑功能 1 同步RS触发器 3 状态转换图 S 0R 1 S 1R 0 S xR 0 S 0R x 任何电路结构的RS触发器都有与此相同的功能表 特性方程及状态转换图 在CP为低电平期间 触发器的状态不变 在CP为高电平期间 R S信号影响触发器的状态 5 工作波形 1 同步RS触发器 例1同步RS触发器及逻辑门组成的时序电路及输入CP D端波形如图所示 设触发器初态为0 试画出触发器Q端的输出电压波形 解 同步RS触发器S D R D 电路只有置0 置1两种逻辑功能 波形图 1 时钟电平控制 在CP 1期间接收输入信号 按触发器的逻辑功能进行状态翻转 CP 0时状态保持不变 与基本RS触发器相比 对触发器状态的转变增加了时间控制 2 R S之间有约束 不能允许出现R和S同时为1的情况 否则会使触发器处于不确定的状态 不变 不变 不变 不变 不变 不变 置1 置0 置1 置0 不变 主要特点 触发器状态改变被控制在一个时间段里 CP 1 或0 期间 触发器按照相应的逻辑功能和输入信号进行状态翻转 CP 0 或1 期间 保持状态不变 触发方式 脉冲 控制 触发 同步触发器 同步触发器存在的问题 空翻 在一个时钟脉冲周期中 触发器发生多次翻转的现象叫做空翻 由于在CP 1期间 总能接收R S信号 所以 若在CP 1期间R S发生多次变化 则触发器的状态也可能发生多次翻转 2 同步D触发器 一 电路组成及工作原理 CP 1期间有效 二 主要特点 1 时钟电平控制 无约束问题 2 CP 1时跟随 下降沿到来时锁存 5 3主从触发器 一 电路组成及逻辑符号 主触发器 从触发器 1 Q 0 0 1 逻辑符号 1 主从RS触发器 1 主从RS触发器 主触发器 同步RS触发器 FF2 其状态由输入信号决定 从触发器 同步RS触发器 FF1 其状态由主触发器的状态决定 表示触发器靠CP下降沿触发 表示主从触发方式 由两级同步RS触发器串联而成 两个触发器的CP端通过一个非门相连 1 主从RS触发器 工作原理 1 接收输入信号过程 从触发器状态保持不变 0 1 CP 1期间 主触发器接收接收输入信号R S 有 CP下降沿到来时 主触发器进入保持状态 在CP 1期间接收的内容被存储起来 同时 从触发器接收输入 即主触发器将其接收的内容送入从触发器 输出端随之改变状态 在CP 0期间 由于主触发器保持状态不变 因此受其控制的从触发器的状态也即Q Q的值当然不可能改变 CP下降沿到来时有效 特性方程 1 0 2 输出信号过程 波形图 主从RS触发器的时序图 置1 置0 置1 电路特点 主从RS触发器采用主从控制结构 从根本上解决了输入信号直接控制的问题 具有CP 1期间接收输入信号 CP下降沿到来时触发翻转的特点 但其仍然存在着约束问题 即在CP 1期间 输入信号R和S不能同时为1 逻辑符号 1SC11R SCPR Q Q 国标符号 CP上升沿时 接收S R信息 Q不变化 CP下降沿时 根据接收到的S R信息 Q变化则 CP 主从RS触发器74LS71功能表 TTL集成主从RS触发器74LS71 2 主从JK触发器 一 电路组成及逻辑符号 为了解决主从RS触发器中R S之间有约束的问题而设计 逻辑符号 S R 工作原理 若J 1 K 0 则CP 1时Qn 0Qn 1 1Qn 1Qn 1 12 若J 0 K 1 则CP 1时Qn 0Qn 1 0Qn 1Qn 1 0若J 0 K 0 则CP 1时Qn 0Qn 1 0Qn 1Qn 1 14 若J 1 K 1 则CP 1时Qn 0Qn 1 1Qn 1Qn 1 0 置1 置0 保持 翻转 逻辑功能表 2 主从JK触发器 R KQ 将 代入上式 得到JK触发器的特性方程 特性方程 J XK 1 J 1K X J XK 0 J 0K X 状态转换图 工作波形图 低电平触发 在高电平处接收输入信号 在CP脉冲的高电平期间将输入信号存储于主触发器 在CP脉冲的低电平到来时发生状态变化 例1主从JK触发器的输入信号CP D的波形分别如图所示 设触发器的初态为1 试画出输出端L的波形 CP D L Q Q 解 J D K D 只有置0和置1两种功能 在CP脉冲的低电平期间将输入信号存储于主触发器 在CP脉冲的高电平到来时发生状态变化 高电平触发 例2设负跳沿触发的JK触发器的时钟脉冲和J K信号的波形如图所示 画出输出端Q的波形 设触发器的初始状态为0 在CP脉冲的高电平期间信号存储于主触发器 在CP脉冲的低电平到来时发生状态变化 2 主从JK触发器 主要特点 1 主从控制脉冲触发 没有约束 2 存在一次变化问题 抗干扰能力尚须提高 如果在CP 0期间 Q QM 0 则当CP跳变到1时 因Q 0封锁了门G8 输入信号只能从J端经门G7进入主触发器 主触发器一旦从0变成1以后 其状态就不可能再改变 如果在CP 0期间 Q QM 1 则当CP跳变到1时 因Q 0封锁了门G7 输入信号只能从K端经门G8进入主触发器 主触发器一旦从1变成0以后 其状态就不可能再改变 CP 1期间 JK变化2次 0 1 0 1 1 1 0 0 1 1 0 0 将G5封锁 JK触发器的波形分析 0 1 而在CP 1期间 输入J出现正向干扰 就有 在Qn 0 CP 1期间 若J 0 K 则Qn 1 0 J 0 K Qmn 1 0 J 1 K Qmn 1 1干扰 J 0 K Qmn 1 1干扰过去 一次变化现象 在Q 0时 J端出现正向干扰 在Q 1时 K端出现正向干扰 触发器的状态只能根据输入端的信号 正向干扰信号 改变一次的现象称为一次变化现象 一次变化现象降低了主从JK触发器的抗干扰能力 主从JK触发器在使用时要求J K信号在CP上升沿前加入 CP 1期间保持不变 CP下降沿时触发器状态发生改变 带清零端和预置端的主从JK触发器 带清零端和预置端的主从JK触发器的逻辑符号 SDJCPKRD Q Q SD JCPK JCPK Q Q 曾用符号 国标符号 RD SD S1JC11KR Q Q RD 集成主从JK触发器 主从JK触发器功能完善 并且输入信号J K之间没有约束 但主从JK触发器还存在着一次变化问题 即主从JK触发器中的主触发器 在CP 1期间其状态能且只能变化一次 这种变化可以是J K变化引起 也可以是干扰脉冲引起 因此其抗干扰能力尚需进一步提高 与输入主从JK触发器的逻辑符号 触发器状态改变被控制在某一时刻 CP 1 或0 期间 触发器接收信号 CP下降沿时刻触发器按照相应的逻辑功能和输入信号进行状态翻转 CP 0 或1 期间 保持状态不变 触发方式 脉冲 沿 控制 触发 主从触发器 5 5边沿触发器 同时具备以下条件的触发器称为边沿触发方式触发器 简称边沿触发器 触发器仅在CP某一约定跳变到来时 才接收输入信号 在CP 0或CP 1期间 输入信号变化不会引起触发器输出状态变化 因此 边沿触发器不仅克服了空翻现象 而且大大提高了抗干扰能力 工作更为可靠 边沿触发方式的触发器有两种类型 一种是维持 阻塞式触发器 它是利用直流反馈来维持翻转后的新状态 阻塞触发器在同一时钟内再次产生翻转 另一种是边沿触发器 它是利用触发器内部逻辑门之间延迟时间的不同 使触发器只在约定时钟跳变时才接收输入信号 一 维持阻塞D触发器 1 电路结构和逻辑符号 逻辑图 预置端 清零端 1 0 1 0 0 1 1 1 1 1 1 1 1 0 SD RD分别为直接置1和置0信号 低电平有效 基本RS触发器 逻辑符号 一 维持阻塞D触发器 2 工作原理电路结构和逻辑符号 SD RD 1 0 1 1 1 1 Qn 1 Qn D CP 0 CP 0期间D信号存于Q6 一 维持阻塞D触发器 CP由0变1 D D D 在CP脉冲的上升沿到来时 触法器的状态改变 且与D信号相同 SD RD 1 一 维持阻塞D触发器 SD RD 1 CP 1 D 1 若Q3 0 Q4 1 0 1 1 0 置0维持线 置1阻塞线 1 0 1 一 维持阻塞D触发器 CP 1 D 1 若Q3 1 Q4 0 1 0 0 置1维持线 置0阻塞线 1 1 SD RD 1 1 D触发器的直接 异步 置0 置1功能 一 维持阻塞D触发器 3 触发方式 维持阻塞D触发器在CP脉冲的上升沿产生状态变化 属上升沿触发方式 其次态取决于CP脉冲上升沿到达前瞬间D端的信号 逻辑符号 一 维持阻塞D触发器 4 逻辑功能 逻辑功能表 特性方程 Qn 1 D 状态转换图 D 0 D 1 D 1 D 0 一 维持阻塞D触发器 工作波形 D触发器的逻辑功能表 维持阻塞D触发器状态变化产生在时钟脉冲的上升沿 其次态决定于该时刻前瞬间输入信号D 二 边沿JK触发器 下降沿触发的边沿JK触发器 上升沿触发的边沿JK触发器 JK触发器逻辑符号 CP的上升沿或下降沿触发 抗干扰能力极强 工作速度很高 在触发沿瞬间 按的规定更新状态 功能齐全 保持 置1 置0 翻转 使用方便 二 边沿JK触发器 设输出端初态为0 Q 5 4CMOS主从D触发器 1 电路组成及逻辑符号 CMOS主从D触发器 a 逻辑电路 b 逻辑符号 2 工作原理 1 当CP 1时 主触发器的TG1导通 TG2截止 输入信号D送入主触发器 从触发器的TG3截止 TG4导通 从触发器保持原态 2 当CP由1跳变到0时 TG1截止 TG2导通 输入信号通道被封锁 主触发器的状态不变 从触发器的TG3导通 TG4截止 主触发器的状态送入从触发器 CMOS主从D触发器的功能表 5 5触发器的逻辑功能及其转换 按逻辑功能不同 RS触发器 D触发器 JK触发器 T触发器和T 触发器等 1 RS触发器 以主从RS触发器为例分析RS触发器的逻辑功能 逻辑功能表是表示触发器的现态Qn 输入信号和次态Qn 1之间转换关系的表格 1 逻辑功能表 状态转换表 R有效置0 S有效置1 R S不允许同时有效 R S同时无效保持 2020 4 6 2 特性方程 又称为状态方程 由状态转换表得到Qn 1的状态转换卡诺图 RS触发器的Qn 1卡诺图 进一步可写出Qn 1的表达式 输入 输出 约束条件 表示不允许将R S同时取为1 3 状态转换图 图RS触发器的状态转换图 表示触发器状态转换的图形 它是触发器从一个状态变化到另一个状态或保持原状不变时 对输入信号 R S 提出的要求 两个圆圈表示状态0和1 箭头表示状态转换的方向 在箭头旁边用文字或符号表示实现转换所必备的条件 2 D触发器1 状态转换表 D触发器的状态转换表 2 特性方程 Qn 1 D 3 状态转换图 D触发器的状态转换图 时序图 以CP下降沿触发的JK触发器为例 在CP的下降沿更新状态 次态由CP下降沿到来之前的J K输入信号决定 具有保持和翻转功能 4 T触发器 1 功能表 2 状态转换表 3 特性方程 4 状态转换图 JK触发器接成T触发器 令JK触发器的J K T 就可实现T触发器 5 T 型触发器 翻转 CP下降沿时刻有效 每来一个CP就翻转一次的电路叫T 型时钟触发器 目前市场上出售的集成触发器产品通常为JK触发器和D触发器两种类型 常用集成触发器 不同类型触发器之间的转换 转换步骤 1 写出已有触发器和待求触发器的特性方程 2 变换待求触发器的特性方程 使之形式与已有触发器的特性方程一致 3 比较已有和待求触发器的特性方程