第4章_触发器

第四章触发器 概述 触发器的基本功能在一定条件下触发器可以维持在两种稳定状态 0态和1态 而保持不变 在一定外加信号作用下触发器可以从一种稳定状态转变到另一种稳定状态 可用于作二进制存储单元 触发器的分类1 根据电路结构 基本RS 同步RS 主从 维持阻塞 边沿触发器等等2 根据逻辑功能 RS JK D T T 等3 根据有无时钟 基本触发器 时钟触发器 触发器 触发器输出有两种可能的状态 0 1 输出状态不只与现时的输入有关 还与原来的输出状态有关 触发器是有记忆功能的逻辑部件 基本RS触发器a 与非门组成的基本RS触发器b 或非门组成的基本RS触发器 4 1 双稳态 触发器的基本电路 4 1 1基本R S触发器 与组合逻辑电路的区别 R S触发器真值表 特性表 0 1 1 1 0 0 0同时 1时 Q 0 故称为复位端 或称为清0端 R S触发器真值表 特性表 0 1 1 1 0 0 1同时 0时 Q 1 故称为置位端 或称为置1端 R S触发器真值表 1 1 0 0 1 1 R S触发器真值表 指R S同时从00变成11时 输出端状态不定 0 0 1 1 1 1 R S触发器真值表 指 同时从00变成11时 输出端状态不定 0 0 0 0 特征方程 或非门组成的基本RS触发器 或非门构成的触发器的特性方程 约束条件 表示不能有S R 1的输入 例4 1在图所示电路中 假设触发器的初始状态为Q 0 1 触发信号R S的波形已知 则根据上述逻辑关系画出Q和的波形 RS触发器时序波形图a 与非门构成的RS触发器时序波形图b 或非门构成的RS触发器时序波形图 4 1 2钟控RS触发器 钟控RS触发器a 逻辑图b 逻辑符号 时钟控制电平触发的R S触发器 时钟控制 只有CP 1时 输出端状态才能改变 电平触发 在CP 1时 控制端R S的电平 1或0 发生变化时 输出端状态会改变 例 画出钟控RS触发器的输出波形 CP R S Q 使输出全为1 CP撤去后状态不定 不变 例4 2在图4 4中 假设同步RS触发器的初始状态为Q 0 1 触发信号 CP的波形已知 则根据逻辑关系画出Q和的波形解 同步RS触发器的空翻波形 多次变化 该种RS触发器存在的问题 1 计数脉冲必须严密配合 CP脉冲不能太长 否则触发器将产生空翻现象 CP 1期间 输出状态翻转多次 2 为了解决空翻现象 可以采用边沿方式触发的触发器 4 2边沿触发器 特点 次态仅取决于CP上升沿或者下降沿到达前瞬间的输入状态 优点 可靠性高 抗干扰能力强 无空翻正边沿触发器 上升沿触发 分类负边沿触发器 下降沿触发 4 2 1边沿D触发器 2 工作原理 了解 1 电路组成 了解 维持阻塞结构 引脚功能 符号 D数据输入端 CP时钟脉冲 3 逻辑功能描述 触发方式 边沿触发 时钟上升沿触发 功能表说明 在CP上升沿时 Q等于D 在CP高电平 低电平和下降沿时 Q保持不变 例4 3在图4 7中 假设上述正边沿触发的D触发器初始状态为Q 0 Q 1 CP和D信号波形已知 则根据逻辑关系画出Q和Q的波形 解 D触发器应用举例 1 用D触发器将一个时钟进行2分频 CP Rd Sd不用时 接高电平 频率FQ FCP 2 2 用2个2分频器级联组成一个4分频器 0Q 1Q F1Q FCP 4 F0 F1 F0Q 2 FCP 实验2 1四相步进电动机转动 CD4013双上升沿D触发器 类型及符号 CP上升沿触发 正边沿触发 CP下降沿触发 负边沿触发 4 2 2边沿JK触发器 J K控制端的功能 CP上升沿触发 CP下降沿触发的J K触发器J K功能相同 只是在CP下降沿触发 用J K触发器构成2分频器 当JK 11时 在CP上升沿翻转 FQ FCP 2 当JK 11时 在CP下降沿翻转 用CP下降沿触发的J K触发器构成2分频器 例4 4在图中 假设下降沿触发触发边沿JK触发器的初始状态为Q 0 Q 1 CP和J K信号波形已知 则根据逻辑关系画出Q和Q的波形 解 图4 9下降沿JK触发器时序图 4 3触发器功能的转换 4 3 1D触发器转换为JK T和T 触发器 用D触发器构成的JK T和T 触发器a D转换为JKb D转换为Tc D转换为T 4 3不同类型触发器的相互转换 4 3 2JK触发器转换为D T和T 触发器 用JK触发器构成的D T和T 触发器a JK转换为Db JK转换为Tc JK转换为T 第四章小结1 电路结构 了解2 逻辑符号 掌握基本RS 同步RS 边沿D JK T T 3 特性 功能 表 熟练掌握4 波形图分析 熟练掌握5 特性方程 掌握6 驱动表 了解 回顾本次课内容 触发器 逻辑符号 特性表 特性方程 1 基本触发器 RS触发器 与非 低电平