第10章 输入输出接口

第10章计算机输入输出接口 I O接口的概念 功能 结构与编址方式 主机与外设之间的数据传送方式 中断的概念 中断响应的条件与过程 中断系统的功能及中断处理方法 总线标准及常见的微机总线 本章要点 10 1输入输出接口的基本知识 10 1 1输入输出接口的概念及功能一 输入输出接口的引入 1 外设类型不同 机械 电子 机电 电磁2 传送信息类型 数字量 模拟量3 传送方式 串行 并行4 传送速度 编码方式不同 功能 1 能进行地址译码和设备选择 2 能实现数据缓冲和数据锁存 3 能完成信息格式和电平的转换 4 能保证数据传送的定时与协调 3 输入输出 CPU或主存与外设 I O设备 交换信息的过程 输入输出接口 是计算机中协调 匹配外设与主机正常工作所设置的逻辑部件 简称I O口 二 概念 10 1 2输入输出接口的基本结构 CPU和外设之间通常传递的信息 数据 状态 控制 一 组成寄存器组 控制逻辑电路 主机与接口和接口与I O设备之间的信号联接线 地址线 数据线等信号线 接口电路中具有不同地址 可以由CPU进行读 写操作的寄存器 通常有数据端口 状态端口和控制端口 一 数据口数据 外设输入给CPU或从CPU输出给外设的各种数据信息 数据口用于完成输入与输出数据 二 状态口状态 反映外设当前工作状态的信息 如输入设备是否准备好 READY 输出设备是否忙 BUSY 等 状态 输入 口 用于使CPU了解外设状态 三 控制口控制 CPU发出的对外设或接口的控制信息 如外设的启动或停止 接口的工作模式设置等 控制 输出 口 用于完成CPU的控制操作 数据信息 控制信息和状态信息都由数据线传送 因此要通过不同的端口来区分 二 端口的概念 6 10 1 3I O接口分类 1 传送方式并行和串行 串行接口 接口与外设之间以串行方式传送数据 即每个字或字节逐位依次传送 3 协调配合方式程序传送 中断传送 DMA4 电路规模简单接口 可编程接口 外设接口适配器 并行接口 接口与外设之间以并行方式传送数据 即各位数据同时传送 2 收发配合方式同步和异步传送方式 10 1 4输入输出接口的编址方式 在接口电路中通常都具有多个可由CPU进行读写操作的寄存器 端口 不同计算机对端口的编址方式不同 2 I O端口独立编址给I O接口中的各端口提供与存储器空间完全分开 完全独立的I O地址空间 1 存储器统一编址将I O接口中的端口地址与存储单元统一编址 优点 访存指令可访问端口 指令类型多 端口地址空间大 缺点 占用存储器空间 速度慢 优点 专门的I O指令 与访存分开 执行速度快 不占内存地址空间 缺点 端口地址范围小 10 2主机与外设间的信息传送方式 一 程序直接控制传递方式二 程序中断控制方式三 直接内存访问方式 DMA四 输入 输出处理机方式 10 2 1程序直接控制传送方式 优点 较好协调主机与外设之间的时间差异 所用硬件少 缺点 主机与外设只能串行工作 CPU效率低 主机一个时间段只能与一个外设进行通信 一 无条件传送方式无需了解外设状态 但要求外设随时处于准备好的状态 二 有条件传送方式 查询式传送外设工作情况无法预先知道或无规律时一般采用 适用于对主机速度要求不高 外设数量不多的场合 10 无条件传输方式 11 查询式输入的接口电路 10 2 2中断传送方式 中断 CPU暂时中止当前程序运行 转而处理意外出现的情况或有意安排的任务 在处理结束后能自动恢复原程序的执行 优点 主机可以与一个或多个外设并行工作 提高了CPU的效率 缺点 执行中断服务程序时 保护断点等工作占用时间 难以满足成批快速交换数据的要求 13 中断传输方式 10 2 3直接存储器访问 DMA方式 前两种方式以CPU为中心 占用CPU时间 DMA方式以内存为中心 由专门的DMA控制器向CPU请求并接管总线的控制权 但需要利用系统的地址 数据和控制总线 一 DMA方式的定义直接存储器存取方式 DMA DirectMemoryAccess 方式 是一种没有CPU参与的 在高速外设与存储器之间直接进行数据传输的控制方式 二 特点 数据传送速度快 是高速外设与主机之间成批交换数据的有效方式 但有局限性 适合外设不多的微小型计算机系统 DMA传输示意图 16 10 2 4输入输出处理机 IOP 方式 有单独的存储器和独立的运算部件 可访问系统的内部存储器 功能 除数据传输外 还应能处理传送过程中出错及异常情况 数据格式翻译 数据块校验 特点 由专门的输入输出处理机来管理外设 提高主机的工作效率 应用于大 中型计算机系统或分布式计算机系统 10 3中断控制技术 10 3 1中断的概念一 基本概念中断 CPU暂时中止当前程序运行 转而处理意外出现的情况或有意安排的任务 在处理结束后能自动恢复原程序的执行 中断请求 当外设准备好后 向CPU发出要求传送数据的信号 称为中断请求 禁止中断 外设发出中断请求后 由于某种条件的存在 CPU不能中止现行程序的执行 称为禁止中断 一般在CPU内部设有一个 中断允许 触发器 由软件控制其状态 只有该触发器为 1 状态时 才允许CPU响应中断 允许中断 否则禁止中断 中断源 在机器中引起中断产生的事件或发生中断请求的来源统称为中断源 1 一般的输入输出设备 键盘 打印机 鼠标等 2 数据通道中断源 软盘 硬盘等 3 实时时钟 用外部时钟定时发出中断信号 由CPU进行处理 4 故障源 电源掉电 内存出错 输入输出出错等 5 测试程序设置的中断源 如单步运行和断点运行 内部中断 由机器内部产生的中断 电源故障 主机设备故障 运算产生故障 溢出 除数为零 非法格式等 定时时钟中断等 外部中断 由外设引起的中断 可屏蔽中断 INTR 和非屏蔽中断 NMI 中断服务程序 为处理意外情况或有意安排的任务而编写的程序 中断响应 CPU接到中断请求信号 若某种条件满足 允许中断 就保存断点 找到中断服务程序入口 转至中断服务程序执行 在中断服务结束后恢复断点 继续原程序的执行 中断返回 这个过程称作中断响应 二 CPU响应可屏蔽中断的条件及过程 一 条件1 中断源有中断请求 2 CPU允许接受中断请求 3 一般一条指令执行完毕后CPU才能响应中断 二 中断响应过程1 关中断 2 保护断点 保存现场 3 开中断 4 执行中断服务程序 5 关中断 恢复现场 恢复断点 6 开中断 返回断点 例 对于8086 IF 1时允许中断申请 开中断 IF 0时禁止中断申请 关中断 由指令STI和CLI软件设置 10 3 2中断系统的功能 中断系统就是完成一次中断操作的全过程所需要的各种部件及其相互关系 1 中断请求的检测与中断响应的控制 CPU必须有识别中断源的电路 当外部中断源申请中断时 CPU是否响应还要取决于其内部的中断允许设置 断点 程序被中断的地址 断点需保存 以备恢复执行时使用 保存断点的地方称为栈区 2 断点的保护 中断矢量 实际上就是一个指针 它指向中断服务程序起始地址 入口地址 1 多个中断源申请中断时 CPU根据预先设定的中断优先级别进行处理 先为高优先级中断服务 然后再为低优先级中断服务 2 具有多重中断的能力 多重中断就是CPU在执行某一中断服务程序后 如果开中断 则CPU还可以接受较高级的中断申请 执行其中断服务程序 形成多重中断 也称为中断嵌套 3 实现多重中断判别的能力 中断的响应和执行 25 10 4总线接口 1 总线作用多个部件之间公用的传送信息的一组连线 负责计算机各部件进行数据交换 控制信号 地址信号的发送和接收 2 总线组成信号线 总线控制器 收发电路 转换器等3 总线分类传递信息 并行总线 串行总线总线位置 器件总线 内部总线 外部总线 10 4 1总线的作用与分类 1 并行总线 多条线同时传递所有的二进制数位 多位同时传递信息 速度快 结构复杂 计算机部件之间大量采用 2 串行总线 多位二进制信息公用一位信号线传递 速度慢 但结构简单 部件间距离较远时 采用串行总线可降低成本 4 总线功能 传递信息 5 总线位置 1 器件总线 大规模集成电路中采用的通信总线 2 内部总线 计算机机箱内各部件之间的总线 3 外部总线 主机与外部设备以及计算机与计算机之间使用的总线 10 4 2总线标准 1 物理特性 指总线的物理连接方式 包括总线条数 连线的插头 和插座形状 引脚排列方式和次序等 2 功能特性 描述总线中每一条线的功能 如地址总线AB 数据总线DB和控制总线CB 相同的指令系统 相同的功能 不同厂家生产的各功能部件在实现方法上几乎没有相同的 但各厂家生产的相同功能部件却可以互换使用 其原因在于它们都遵守了相同的系统总线的要求 这就是系统总线的标准化问题 3 电气特性 每条线上的信号传送方向 有效电平范围 4 时间特性 每条线上的信号在什么时间上有效 总线带宽是衡量总线性能的重要指标 单位 兆字节每秒 MB s 例 1 某总线在一个总线周期中并行传送4个字节的数据 假设一个总线周期等于一个总线时钟周期 总线时钟频率为33MHz 则总线带宽是多少 2 如果一个总线周期中并行传送64位数据 总线时钟频率升为66MHz 则总线带宽是多少 解 1 设总线带宽用Dr表示 总线时钟周期用T 1 f表示 一个总线周期传送的数据量用D表示 根据定义可得 Dr D T D 1 T D f 4B 33 106 s 132MB s 2 64位 8B Dr D f 8B 66 106 s 528MB s 总线带宽 总线本身所能达到的最高传输速率 29 DCE是数据通信设备 又称数据电路端接设备 如自动呼叫设备 调制解调器及其他一些中间装置的集合 其基本功能是沿传输介质发送和接收数据 DTE DCE DCE DTE DTE DCE接口 DTE DCE接口 DTE DCE接口框图 串行接口标准举例 30 DTE与DCE的接口标准 DTE与DCE之间要正常连接 需要遵循共同的接口标准 接口标准由4个接口特性来说明 分别是 接口标准为完成实际通信提供了可靠的保证 使不同厂家的产品可以相互兼容 设备间可以有效的交换数据 31 1 机械特性机械特性规定了 与 实际的物理连接 详细说明了接插件的形状 插头的数目 排列方式以及插头和插座的尺寸 电缆的长度以及所含导线的数目 锁定装置等 2 电气特性电气特性规定了数据交换信号以及有关电路的特性 包括最大数据传输率 表示信号状态的电压和电流的识别 电路特性的说明和与互连电缆相关的规定 32 3 功能特性功能特性规定了信号所具有的特定功能 即 和 之间各信号线的信号含义 通常信号可分为4类 数据线 控制线 定时线 地线 4 规程特性指 和 为完成物理层功能在各线路上的动作序列或动作规则 即为实现建立 维持 释放线路连接等过程中 所要求的各控制信号变化的协调关系 33 常用的串行总线标准 著名的串行总线标准有 RS 232 C CCITTV 24和X 21 1 RS 232 C标准RS 232 C是美国电子工业协会EIA制定的串行总线标准 是DTE与DCE之间的接口标准 适用于模拟信道上的数据传输 1 机械特性RS 232 C使用25根引脚的DB 25插头和插座 如下图所示 34 13 1 2525 1414 13 1 25脚D型插座25脚D型插头 DB 25型连接器外形 35 2 电气特性RS 232 C采用负逻辑 即 当电缆线长度不超过15M时 允许数据传输速率不超过20Kb s 36 3 功能特性 37 在某些情况下 只用到其中的9个引脚 这样可以使用DB 9型插头和插座 5 1 66 99 5 1 DB 9插座DB 9插头 38 DB 25插头和DB 9插座 39 DB 25插头和DB 9插座 40 计算机主板上的DB 9连接器 两个DB 9插头 41 DB 9连接器的信号定义 4 规程特性 开始 DTR为 ON DSR为ON RTS为ON CTS为ON 开始发送数据 DTR为ON 继续发送数据 超时 超时 Y Y Y Y Y N N N N N 43 DTE与DCE的连接 DB 25 DTE计算机或终端 DCE调制解调器 1 保护地 2 发送 3 接收 4 请求发送 5 允许发送 6 DCE就绪 7 信号地 8 载波检测 20 DTE就绪 22 振铃指示 44 RS 232 C接口的非标准连接 在实际应用中往往会遇到这样的情况 两台相距不远的计算机或终端之间要进行通信 这涉及到两个DTE设备之间的通信问题 这是不需要DCE介入的 如何连接 45 1 零MODEM方式的正规连接 DB 25 23456782022 23456782022 TxDRxDRTSCTSDSRGNDDCDDTRRI TxDRxDRTSCTSDSRGNDDCDDTRRI 46 2 零MODEM方式的简单连接 DB 25 23456782022 23456782022 TxDRxDRTSCTSDSRGNDDCDDTRRI TxDRxDRTSCTSDSRGNDDCDDTRRI 47 零调制解调器 48 DB 9与DB 25的转接 DB 9连接器DB 25连接器 123456789 83320764522 DCDRxDTxDDTRGNDDSRRTSCTSRI DCDRxDTxDDTRGNDDSRRTSCTSRI 49 DB 9toDB 25转接器 50 系统级的PC通信 PC机具有两个异步通信适配器UART 常见的UART是8250 所谓系统级的通信 即指直接对UART进行编程实现的通信 51 8250简介 8250的硬件逻辑 52 8250的内部寄存器组 53 8250UART内部寄存器定义 54 1 确定异步通信的数据格式 数据格式由线路控制寄存器各位定义 D7 置 1 对除数 波特率因子 锁存 DLAB 1D6 置 1 允许间断D5D4D3 55 D2 D1D0 例子 数据格式如下 7位数据位 1位停止位 采用偶校验 如何设计编程代码 MOVAL 1AHMOVDX 3FBHOUTDX AL 56 2 确定双方传输波特率 57 例子 设置异步通信波特率为1200BPS 取波特率因子0060H 按低 高字节次序分两次写入到波特率因子寄存器 LSB MSB 事先确保DLAB 1 程序如下 MOVAL 80H 设置DLAB 1MOVDX 3FBHOUTDX ALOUTAL 60H 波特率因子LSBMOVDX 3F8HOUTDX ALMOVAL 00H 波特率因子MSBMOVDX 3F9HOUTDX AL 58 线路状态寄存器定义 在查询方式编程中 接收方可通过状态检测作出相应处理 代码序列如下 TESTIN MOVDX 3FDH 读线路状态INAL DXTESTAL 1EH 是否有错误JNZERROR 有 转错误处理TESTAL 01H 无 接收就绪 JNZRECE 是 传接收处理JMPTESTIN 无 循环等待 59 中断允许寄存器 当线路控制寄存器的DLAB 0 允许对中断允许寄存器的低4位进行写入操作 中断允许寄存器定义如下 D3 1 允许MODEM状态变化中断D2 1 允许接收有错或间断条件中断D1 1 允许发送保持寄存器空中断D0 1 允许接收数据就绪中断例 禁止使用中断方式MOVAL 00HMOVDX 3F9HOUTDX AL 0 0 0 0 D3 D2 D1 D0 60 控制寄存器 通过对MODEM控制寄存器的写入操作可确定芯片操作方式和控制MODEM MODEM控制寄存器各位定义如下 D4 1 芯片处于循环反馈操作D3 1 OUT2 0D2 1 OUT1 0D1 1 DTR 0D0 1 RTS 0 61 查询方式下通信发送流程 62 查询方式下通信接收流程 63 一个例子 codesegmentmoval 03hassumecs codemovdx 03fbhbegin movdx 03f8houtdx alinal dxmoval 00hmoval 80hmovdx 03f9hmovdx 03fbhoutdx aloutdx almoval 03hmoval 0chmovdx 03fchmovdx 03f8houtdx aloutdx almoval 00hmovdx 03f9houtdx al 64 send movdx 3fdhmovah 4chinal dxint21htestal 20hcodeendsjzsendendbeginmovah 01hint21hmovdx 3f8houtdx alcmpal jnzsend 65 codesegmentmoval 03hassumecs codemovdx 03fbhbegin movdx 03f8houtdx alinal dxmoval 00hmoval 80hmovdx 03f9hmovdx 03fbhoutdx aloutdx almoval 03hmoval 0chmovdx 03fchmovdx 03f8houtdx aloutdx almoval 00hmovdx 03f9houtdx al 66 rece movdx 3fdhmovah 4chinal dxint21htestal 01hcodeendsjzreceendbeginmovdx 3f8hinal dxmovdl almovah 02hint21hcmpdl jnzrece 8251简介TEC 2主板配有2个Intel8251串行接口芯片 可接个人计算机或者终端 TEC 2中 2个串行口的地址分别是80 81H 82 83H 在TEC 2中 发送和接收时钟频率为153 6KHz 结构 8251的方式指令字 8251的命令指令字 8251的状态字 8251的工作流程 8251的应用 在TEC 2中的初始化MOVR0 4EHOUTPORT1COUTPORT2CMOVR0 37HOUTPORT1COUTPORT2C 可编程并行接口82558255是Intel公司为其80系列微处理器生产的8位通用可编程并行输入输出接口芯片 它具有很强的功能 在使用中可利用软件编程来指定它将要完成的功能 因此 8255获得了广泛的应用 8255的内部结构框图 8255的方式选择控制字格式 C口的按位操作控制字格式 8255与打印机的连接 80 10 4 3微机总线简介 多数计算机采用了分层次的多总线结构 在这种结构中 速度差异大的设备使用不同速度的总线 Pentium计算机主板就是一个三层次的多总线结构 即有CPU总线 PCI总线和ISA总线 CPU总线 也称CPU 存储器总线 它是一个64位数据线和32位地址线的同步总线 总线时钟频率为66MHZ 100MHZ等 CPU内部时钟是此时钟频率的倍频 可以把CPU总线看成是CPU引脚信号的延伸 数据宽度16位 8位 工作频率8MHz 传输速率8MB s 24位地址线 适合速度要求不太高的板卡和外设 分两组 长的一组用于插8位的与ISA兼容的板卡 该总线支持7个DMA通道和15级可屏蔽硬件中断 另外还与主板上的实时钟 日历 键盘控制器等相接 98线黑色插槽 1 ISA总线 IndustryStandardArchitecture 2 PCI总线 PeripheralComponentInterconnect PCI总线控制器在CPU和外设之间插入一个复杂的管理层协调数据传输 用于连接高速的I O设备模块 如显卡 网卡 硬盘控制器等 通过 北桥 上面与高速的CPU 存储器总线相连 通过 南桥 下面与低速的ISA总线相连 PCI总线是一个同步总线 32位 或64位 数据 地址线是分时复用的同一组线 PCI总线有专用的PCI控制器 它不依赖CPU 提供数据缓冲 能支持10种外设 工作频率33MHz 最大传输速率132MB s 120线白色插槽 提供即插即用 PnP 功能 1 PCI总线的由来1991年下半年 Intel公司首先提出PCI总线的概念 并成立了PCI集团 这一集团包括IBM COMPAQ APPLE DEC等计算机著名生产厂商 1992年6月22日推出PCI1 0版本 32位数据 地址线 工作频率33MHz 最大传输速率132MB s 1995年6月1日推出支持64位数据通路 工作频率66MHz的PCI2 1版本 最大传输速率528MB s 2 PCI总线的主要特点突出的高性能 数据传输率较高 可以满足相当一段时期内PC机数据传输的需求 支持突发工作方式 改进了图形性能 能够真正实现写处理器 存储器子系统的安全并发 良好的兼容性PCI总线部件和插件接口相对于处理器是独立的 PCI总线支持所有的目前和将来不同结构的处理器 因此具有相对长的生命周期 支持即插即用PCI设备中有存放设备具体信息的寄存器 这些信息可以使系统BIOS和操作系统层的软件可以自动配置PCI总线部件和插件 使系统的使用更加方便 多主设备能力支持多主设备系统 允许任何PCI主设备和从设备之间实现点到点对等存取 体现了高度的接纳设备的灵活性 保证了数据的完整性PCI提供数据和地址的奇偶校验功能 保证了数据的完整和准确 优良的软件兼容性PCI部件可完全兼容现有的驱动程序和应用程序 设备驱动程序可被移植到各类平台上 相对的低成本采用优化的芯片技术 多路复用体系结构减少总线信号的引脚个数和PCI部件数 PCI到ISA EISA的转换芯片由芯片厂商提供 减少了用户的开发成本 PCI总线有着较好的应用能力 一般的PC机都采用了PCI总线结构 对提升系统性能起到了至关重要的作用 PCI系统的典型结构 3 桥接器桥接器是一个总线转换部件 其功能是连接两条计算机总线 允许总线之间相互通信交往 桥 的主要作用是把一条总线的地址空间映射到另一条总线的地址空间 可以使系统中每一个总线主设备能看到同样的一份地址表 从整个存储系统来看 有了整体性能统一的直接地址表 可以大大简化编程模型 PCI规范提出三种类型桥的设计 主CPU至PCI的桥 PCI至标准总线的 标准总线桥 以及在PCI与PCI之间的桥 4 配置空间PCI提供三个互相独立的物理地址空间 存储器 I O与配置空间 配置空间是PCI所特有的一个物理上的地址空间 所有PCI设备必须提供配置空间 多功能设备则应为每一种实现的功能提供一个配置空间 主桥也必须至少支持一组配置空间寄存器 有了桥与配置空间的支持 PCI提供了功能强大而且灵活方便的配置能力 包括允许设备重定位 无需用户干预的自动安装配置等 而且对系统与设备的附加要求大大减少 5 PCI总线信号地址数据信号接口控制信号错误报告信号仲裁信号系统信号中断请求信号64位扩展信号Cache支持信号边界扫描测试信号 3 AGP总线 AcceleratedGraphicPort 图形加速器与主存之间的通路 32位数据总线 工作频率为66MHz 能以133MHz工作 最大传输速率533MB s 1 AGP的发展AGP是在PCI图形接口的基础上发展而来的 随着3D游戏的复杂度越来越高 3D特效和纹理的使用量也越来越大 使原来传输速率为133MB s的PCI总线越来越不堪重负 籍此原因拥有高带宽的AGP才得以发展 这是一种与PCI总线迥然不同的图形接口 它完全独立于PCI总线之外 直接把显卡与主板控制芯片联在一起 使得3D图形数据省略了越过PCI总线的过程 从而很好地解决了低带宽PCI接口造成的系统瓶颈问题 可以说 AGP代替PCI成为新的图形端口是技术发展的必然 AGP传输示意图 1996年7月AGP1 0图形标准问世 分为1 和2 两种模式 数据传输带宽分别达到了266MB s和533MB s 这种图形接口规范是在66MHzPCI2 1规范基础上经过扩充和加强而形成的 其工作频率为66MHz 工作电压为3 3v 在一段时间内基本满足了显示设备与系统交换数据的需要 但显示芯片的发展非常迅速 图形卡单位时间内所能处理的数据呈几何级数成倍增长 AGP1 0图形标准越来越难以满足技术的进步了 由此AGP2 0便应运而生 1998年5月 AGP2 0规范正式发布 工作频率依然是66MHz 但工作电压降低到了1 5v 并且增加了4 模式 这样它的数据传输带宽达到了1066MB s 数据传输能力大大地增强了 AGP8 作为新一代AGP并行接口总线 在数据传输位宽上和AGP4 一样都是32bit 但总线速度达到66MHz 8 533MHz 在数据传输带宽上也会达到2 1GB s的高度 它的推出正好适应了现今CPU和GPU 图形工作站 的飞速发展 也可以说是CPU和GPU的发展导致了这一新技术的应用和推广 随着CPU主频的逐步提升以及GPU性能的日新月异 系统单位时间内所要处理的3D图形和纹理越来越多 大量的数据要在极短的时间内频繁地在CPU和GPU之间反复交换 这使得原来运行频率为66MHz的AGP接口已经无法跟上它们交换的速度 AGP8 可解决这一矛盾 2 AGP特点1 模式下的AGP 工作频率达到PCI总线的两倍 即66MHz 传输带宽理论上可达到266MB s AGP2 工作频率同样为66MHz 但是它使用了正负边缘 一个时钟周期的上升沿和下降沿 触发的工作方式 这种触发方式中在一个时钟周期的上升沿和下降沿各传送一次数据 一个工作周期先后被触发两次 使传输带宽达到了加倍的目的 而这种触发信号的工作频率为133MHz 这样AGP2 的传输带宽就达到了266MB s 2 触发次数 532MB s AGP4 仍使用正负边沿信号触发方式 只是利用两个触发信号在每个时钟周期的边沿分别引起两次触发 从而达到了在一个时钟周期中触发4次的目的 这样在理论上它就可以达到266MB s 2 单信号触发次数 2 信号个数 1064MB s的带宽了 在AGP8 规范中 这种触发模式仍将使用 只是触发信号的工作频率将变成266MHz 两个信号触发点也变成了每个时钟周期的上升沿 单信号触发次数为4次 这样它在一个时钟周期所能传输的数据就从AGP4 的4倍变成了8倍 理论传输带宽将可达到266MB s 4 单信号触发次数 2 信号个数 2128MB s 3 新一代总线标准PCIExpress随着Intel800MHzFSB FrontSideBus 芯片组i875P的推出 Intel同时也向世人告知一个全新总线技术即将推出 这就是由Intel首先提出并开发的3GIO The3rdGenerationInputOutput 总线 后来这一技术提交给PCI SIG SpecialInterestGroup 名字被改为 PCIExpress 并给予了标准化 目前最新的版本为V1 0 1 PCIExpress总线产生的背景PCI总线是目前微机系统中最主要的I O总线 所能提供的最大带宽为133M s 在当前的台式计算机上 这有限的带宽要同时提供给声卡 内置Modem 网卡 视频卡及USB UniversalSerialBus IEEE1394等设备共享使用 一块32bit的千兆位以太网卡在满负荷工作时就会耗尽PCI总线的全部带宽了 其它的高速设备也要占据相当的资源 使得PCI总线逐渐成为了制约PC效能提升的瓶颈 许多设备为了能够充分发挥性能 分别从PCI总线中分离出来 形成自己单独的总线技术 例如用于显示接口卡的AGP AcceleratedGraphicsPort 总线 用于连接北桥和南桥芯片的HUBLink HyperTransfor VIALink及MuTIOL总线等 上世纪90年代后期 在服务器和工作站中的高速磁盘和网络适配器开始向66MHz 64位总线迁移 于是又形成了PCI X新总线标准 今天我们所使用的计算机系统中 各自为政的总线技术混杂在一起 增加了系统的复杂性 提升了系统的成本 降低可靠性 不利于系统构件的更新 统一总线标准和提高系统带宽已是当务之急 基于PCI以上这些种种不足和计算机的应用需求 Intel在2001年的Intel开发者大会上 展示了将来用来替代PCI总线的新一代I O总线技术3GIO 根据Intel的说明 此技术标准将成为下一代I O总线标准 它可工作于各种不同的物理媒介上 从通用的铜线连接到光纤连接 可为各种设备提供足够的带宽并具备极佳的兼容性 2 PCIExpress总线的特点1 采用点对点串行互连技术 与PCI采用的并行互连技术及所有设备共享一条总线不同 PCIExpress的点对点技术可以为每一个设备分配独享的通道带宽 保证了各设备的带宽资源 大幅度提高数据传输率 2 采用双通道技术 传输模式上 PCIExpress采用与全双工通信技术类似的双通道传输模式 在速度方面 V1 0版本的PCIExpress为每个通道可提供单方向2 5Gbps的传输速率 3 扩展灵活 PCIExpress总线可以延伸到系统之外 采用专用线缆可将各种外设直接与系统内部的PCIExpress总线连接在一起 4 支持热拔插和热交换 PCIExpress总线接口插件中含有 热拔插检测信号 可以像USB IEEE1394那样进行热插拔和热交换 其它还具有诸如支持Qos QualityofService 链接配置和公正策略 软件层与PCI兼容 先进错误报告 链路级的数据完整性等崭新的技术优势 3 PCIExpress的体系结构PCIExpress的基本架构包括根组件 交换器和各种终端设备 根组件可以集成在北桥芯片之中 用于处理器和内存子系统与I O设备之间的连接 交换器的功能通常以软件的形式提供 包括多个逻辑PCI到PCI的桥连接 PCItoPCIBridge 以保持与传统PCI设备的兼容性 在PCIExpress架构中出现的新设备是交换器 主要用来为I O总线提供输出端 它也支持在不同终端设备间进行对等数据传输 PCIExpressV1 0的拓扑结构 PCIExpress体系结构的设计非常先进 采用了类似网络体系结构中OSI七层参考模型的分层体系结构设计方案 比较利于跨平台使用 分层模型从下到上分别由物理层 PhysicalLayer 数据链路层 LinkLayer 事务处理层 TransactionLayer 和软件层 SoftwareLayer 组成 软件层产生的读写请求被事务处理层采用一种基于数据包的分离封装协议传送给各个I O设备 数据链路层为这些包增加顺序号和CRC CyclicRedundancyCheck 冗余代码以创造一个高度可靠的数据传输机制 物理层采用成对的单通道来实现数据的同步收发 物理层物理层是整个模型中的最底层 负责接口或设备之间的连接 作用等同OSI参考模型中的物理层 它决定了PCIExpress总线接口的物理特性 PCIExpress的基础连接器由一对低电压 分离驱动的信号组成 一个用于发送数据 另一个用于接收数据 内嵌式的数据时钟使用8B 10B译码规则来达到相当高的数据速率 初始的速率为2 5Gb s 线 以后可逐步提高到10Gb s 线 PCIExpress连接的带宽能够通过增加传输信号对 实现多通道连接而得以成倍增长 物理层支持1 2 4 8 16及32通道宽度 终极的32通道方式每个方向可提供10Gb s的数据传输率 PCIExpress体系结构可以通过速度的提升和先进的编码技术来升级 但这些改进只会影响到物理层 对整个PCIExpress体系接口来说 升级是比较方便的 数据链路层数据链路层的首要任务是确保数据包 Packet 可靠 正确地传输 为保证数据的完整性 链路层会为每一个来自事务处理层的数据包增加顺序号和CRC校验码 大多数数据包是由事务处理层发出