微处理器及微机的基本结构

微机原理与接口技术 主讲教师 吕月娥E mail qddz2001 网络资源的使用 微机系统与接口技术 课程在2008年被为校级精品课程 这门课程的电子教案 作业及部分作业的答案 教学大纲 考试大纲 历年的部分考试题等内容已经放在青岛大学网 有关内容的获取方法如下 1 登录青岛大学网2 在首页左侧选择教学平台3 在网络教学综合平台页面 选择顶部的精品课程4 在出现的页面左侧选择校级精品课程5 找到 微机系统与接口技术 选择查看 即可进入该课程网页 第1章微处理器及其结构 1 1微型计算机系统概述1 216位微处理器及其结构1 332位微处理器及其结构1 464位微处理器1 5双核心微处理器 1 1微型计算机系统概述 1 1 1微机系统的组成1 1 2微机系统的性能指标1 1 3微型计算机的发展 1 1 1微机系统的组成 图1 1微型计算机的典型结构 图1 2微型计算机系统的组成 1 1 2微机系统的性能指标 1 字长 字长 即CPU中运算器一次能处理的最大数据位数 它是反映微机系统数据处理能力的重要技术指标 2 运算速度 主频反映了CPU的速度 在同一类CPU中 频率越高 CPU的运算速度越快 主频的单位是GHz 反映微机系统运算速度的另一个单位是MIPS millionsofinstructionspersecond 即每秒执行百万条指令数 评价微处理器的性能最基本的评价指标 字长与运算速度 计算机的存储器系统主要分为内存储器和外存储器两种 评价其性能的指标主要有 1 存储容量 2 存取速度 内存储器主要用于存放当前需运行的程序和加工的数据 通常衡量内存容量大小的单位是MB 外存储器的主要作用是为内存储器提供后备的程序和数据 衡量外存容量大小的单位通常是GB 在计算机运行时 存储器的存取速度直接影响到整个计算机系统的运行速度 1 216位微处理器及结构 1 2 116位微处理器内部结构1 2 216位微处理器的基本时序1 2 316位微处理器的存储器组织 8086CPUDB 真正的16位CPU 内外总线都是16位 AB 有20位地址线 可直接寻址1MB空间 8088CPU8086的改进型处理器 指令系统与8086系统兼容 DB 准16位机 内总线为16位 外总线为8位 AB 有20位地址线 可直接寻址1MB空间 16位微处理器 8086 8088CPU 1 2 116位微处理器内部结构 1 BIU BusInterfaceUnit 总线接口单元 a BIU的功能 负责CPU与存储器和I O端口传送数据 从内存取指令送到指令队列 配合执行部件从指定的内存单元或者外设端口中取数据 将数据传送给执行部件 或者把执行部件的操作结果传送到指定的内存单元或I O端口中 b BIU的组成 b BIU的组成4个16位段地址寄存器 16位指令指针寄存器 20位物理地址加法器 6字节指令队列 总线控制逻辑 各部分介绍 4个16位段地址寄存器 指出了一个逻辑段在内存中的起始地址 代码段寄存器 CS codesegmentregister 数据段寄存器 DS datasegmentregister 附加段寄存器 ES extrasegmentregister 堆栈段寄存器 SS stacksegmentregister 2 EU ExecutionUnit 指令执行部件 a EU的功能从指令队列中读指令 完成指令的译码和执行 b EU的组成算术逻辑运算单元ALU 4个通用的16位寄存器 4个专用的16位寄存器 标志寄存器PSW EU控制器 各部分介绍 ALU 完成8位或16位的二进制运算 16位暂存器可暂存参加运算的操作数 4个通用的16位寄存器 AX accumulator 又称为累加器BX base 基址寄存器CX count 计数器DX data 数据寄存器 4个专用的16位寄存器SI sourceindex 源变址寄存器DI destinationindex 目的变址寄存器SP stackpointer 堆栈指针寄存器BP basepointer 基址指针寄存器PSW ProcessorStatusWord 标志寄存器FLAG存放ALU运算结果的特征和程序控制标志 EU控制器 取指令控制和时序控制部件 c EU工作过程 3 寄存器结构8086CPU内部包含有4组16位寄存器 1 段寄存器组 2 通用寄存器组 3 指针和变址寄存器组 4 指令指针及标志寄存器 1 段寄存器组 1 段寄存器组 包含CS DS ES SS代码段寄存器CS数据段寄存器DS附加段寄存器ES堆栈段寄存器SS段寄存器指出其对应段的首地址 段基址 段基址与段内偏移地址经运算形成20位物理地址 2 通用寄存器组 2 通用寄存器组 包括AX BX CX DX用来保存算术或逻辑运算的操作数及中间运算结果 它们既可以作为一个16位的寄存器使用 也可以分别作为两个8位的寄存器使用 分别是 AH AL BH BL CH CL DH DL 3 指针和变址寄存器组 包括SP BP SI DIBP和SP称为指针寄存器 与堆栈段寄存器SS联用 进行对现行堆栈段的访问 BP在间接寻址中使用 操作数在堆栈段中 由SS段寄存器与BP组合形成操作数地址 BP存放现行堆栈段中一个数据区的 基址 的偏移量 因此称BP为基址指针寄存器 SP在堆栈操作中使用 堆栈操作指令PUSH和POP是从SP得到现行堆栈段的段内地址偏移量 SP始终指向栈顶 例子 堆栈 存储器的一个连续区域 在这个区域 数据的存取原则为 后进先出 LIFO 从栈顶存取信息 一般存放暂时不用的信息 栈底 堆栈的最低部 栈顶 最后放进的信息所在地址 栈底 SP始终指向栈顶 SP FFFEH 栈顶 栈顶 栈顶 SS SI和DI称为变址寄存器 通常与数据段寄存器DS一起使用 为访问现行数据段提供段内地址偏移量 在串操作指令中 SI DI为隐含寻址 SI存放源操作数的段内地址偏移量 DI存放目的操作数的段内地址偏移量 SI与DS联用 而DI与ES联用 例子 SI 源变址寄存器 存放源数据串偏移地址DI 目的变址寄存器 存放目的数据串偏移地址 SI 1 DI 1 每传送一个字节数据 SI DI的内容分别自动加1 SI 1 DI 1 指令 MOVSB 2 3组的特殊用途表 4 指令指针和标志寄存器 4 指令指针及标志寄存器 a 指令指针寄存器IP指令指针寄存器IP用来存放将要执行的下一条指令在现行代码段中的偏移地址 在程序运行过程中 BIU自动修改IP 因此IP始终指向将要执行的下一条指令在现行代码段中的偏移地址 它是用来控制指令序列的执行流程的 b 标志寄存器标志寄存器 也叫程序状态字PSW ProgramStatusWord 用来存放运算结果的特征和程序控制标志 PSW中一共定义了 个有效位 6个状态标志位 包括 OF SF ZF AF PF和CF 3个控制标志位 编程时设置 包括 DF IF和TF 标志位的用法及含义 1 状态标志位 CF PF AF ZF SF和OF CF CarryFlag 进位标志位 反映最高有效位MSB 字为D15 字节为D7位 有无进位 加 或借位 减 主要针对无符号运算 若CF 1 表示有进位或借位 若CF 0 表示无进位或借位PF ParityFlag 奇偶校验标志位 反映运算结果中低8位1的个数是否为偶数 若PF 1 表示运算结果低8位中有偶数个1 若PF 0 表示运算结果低8位中有奇数个1 1 状态标志位 CF PF AF ZF SF和OF AF AuxiliaryFlag 辅助进位 半进位标志位 反映D3向D4有无进位 加 或借位 减 主要用于BCD码运算后的调整 若AF 1 表示有进位或借位 若AF 0 表示无进位或借位 ZF ZeroFlag 零标志位 反映运算结果是否为全0 若ZF 1 则表示运算结果为全0 各位均为0 若ZF 0 则表示运算结果非全0 各位不全为0 1 状态标志位 CF PF AF ZF SF和OF SF SignFlag 符号标志位 反映运算结果的最高有效位 MSB 为0 1 对有符号运算 反映运算结果的正 负 若SF 1 则表示最高有效位为1 或结果为负 若SF 0 则表示最高有效位为0 或结果不为负 OF OverflowFlag 溢出标志位 反映运算结果是否超出其所能表示的范围 若OF 1 则表示结果溢出 若OF 0 表示结果未溢出 10011010 01011001 10111111 10011010B 10111111B CF 1 PF 1 AF 1 ZF 0 SF 0 控制标志位 OF 1 2 控制标志位 DF IF和TF DF DirectionFlag 方向控制位 在串操作中 若 设置DF 0 源和目的操作数的地址均向增址方向调整 设置DF 1 源和目的操作数的地址均向减址方向调整 IF InterruptEnableFlag 中断允许控制位 若 设置IF 1 则允许CPU响应可屏蔽中断 开中断 设置IF 0 则不允许CPU响应可屏蔽中断 关中断 2 控制标志位 DF IF和TF TF TrapFlag 陷井控制位 主要用于程序的单步执行 若 设置TF 1 则CPU每执行一条指令就产生一个单步中断 用户可以在中断服务中对当前指令的执行进行调试 设置TF 0 表示不设置陷井 表1 2PSW中标志位的符号表示 1 2 1 38086 8088的引脚及功能 1 8086的引脚分类封装形式 采用40条引线双列直插 DIP 封装 总线信号 地址总线 数据总线 控制总线专用信号 电源 地 时钟等 为了减少引脚数量 部分引脚采用分时复用技术 2引脚功能 1 AD15 AD0 AddressDataBus 16条地址 数据引脚 分时复用 传送地址时三态输出 传送数据时三态双向输入 输出 2 A19 S6 A16 S3 Address Status 地址 状态复用引脚 三态输出 分时复用 在总线周期T1状态作地址线使用 A19 A16与AD15 AD0一起构成20位物理地址 访问存储器 其中S6 为0用以指示8086 8088CPU当前与总线连通 S5 为1表明8086 8088CPU可以响应可屏蔽中断 S4 S3共有四个组态 用以指明当前使用的段寄存器 00 ES 01 SS 11 DS 10 CS 存储器寻址 或不需要段寄存器 对I O或中断矢量寻址 3 ALE AddressLatchEnable 地址锁存允许信号 输出 高电平有效 ALE有效 说明地址 数据复用总线上传送的是地址信号 ALE的下跳沿将地址信息锁存到地址锁存器 4 Read 读选通信号 三态输出 低电平有效 有效时 允许CPU读存储器或I O端口 5 Write 写选通信号 三态输出 低电平有效 有效时 允许CPU写存储器或I O端口 6 Memery InputandOutput 读存储器或I O端口控制信号 三态输出 高电平 表示CPU正在访问存储器 低电平 表示CPU正在访问I O端口 7 NMI NonMaskableInterruptRequest 非屏蔽中断请求线 输入 上升沿触发 此类中断不受中断允许标志IF的影响 也不能用软件屏蔽 NMI引脚一旦收到一个上升沿触发信号 在当前指令执行完后 自动引发中断类型号为2的中断 转入处理类型2中断处理子程序 经常用于处理电源掉电等紧急情况 8 INTR InterrptRequest 可屏蔽中断请求线 输入 高电平有效 当外设向CPU发出中断请求时 INTR引脚变为高电平 CPU在执行每条指令的最后一个时钟周期就检测该引脚 一旦检测到INTR信号有效 并且中断允许标志IF 1时 转入中断服务子程序 9 InterruptAcknowledge 中断响应信号 输出 低电平有效 是CPU对外设发来的中断请求信号INTR的响应信号 通知外设已接受它的中断请求 10 RESET Reset 复位信号 输入 高电平有效 当RESET信号保持高电平至少4个时钟周期以上 当它变为低电平时CPU进行重启动 同时恢复为正常状态 11 READY Ready 准备就绪信号 输入 高电平有效 CPU与存储器及I O端口速度同步的控制信号 是由I O端口发来的响应信号 表示外设已准备好可以进行数据传送了 12 BusHighEnable Status 高8位数据总线允许 状态复用引脚 分时输出有效 表示高8为数据线AD15 AD8上的数据有效但S7未定义任何实际意义 利用信号和A0信号 可知系统当前的操作类型 具体规定 具体规定见表所示 13 Minimum Maximum 最大 最小工作模式选择信号 输入 用来决定8086工作模式 当接 5V时 8086为最小模式 当接地时 8086为最大模式 3 8088 8086的区别 14 HOLD和HLDA 总线请求及响应 HOLD为总线请求保持信号 输入 HLDA为总线请求响应 输出 3 8088与8086的区别 1 外部总线位数的差别 2 指令队列容量的差别 8086外部数据总线有16位 16位处理器 8088外部数据总线有8位 准16位处理器 8086的指令队列可容纳6个字节 8086的指令队列只能容纳4个字节 3 引脚特性的差别 3 引脚特性的差别 A AD15 AD0的定义不同8086中都定义为地址 数据复用线8088中只有AD7 AD0定义为地址 数据复用线 对应于8086AD15 AD8的引脚定义为A15 A8 只作地址线使用 B 28号引脚的相位不同8086中为8088中为C 34号引脚的定义不同8086中定义为8088中定义为 CPU对比图 图1 58086 8088的外部引脚 1 为适应各种使用场合 8086 8088的有两种工作模式 最小模式和最大模式 1 最小模式 系统中只有一个8088 8086微处理器 所有的总线控制信号 都是直接由8088 8086CPU产生的 MN MX接 5V 该模式适用于规模较小的微机应用系统 1 2 1 48086 8088的系统配置 2 最大模式 2 最大模式 系统中至少包含两个微处理器 其中一个为主处理器 即8086 8086CPU 其它的微处理器称之为协处理器 它们是协助主处理器工作的 与8088 8086CPU配合工作的协处理器有两类 一类是数值协处理器8087另一类是输入 输出协处理器8089 MN MX接地总线不再由8086直接控制 系统中增加了一片专用的总线控制器8288 8086CPU8288提供该模式适用于中 大规模的微机应用系统中 8086最小模式的计算机基本组成 3 最大模式系统 3 最大模式系统硬件连接特点 MN MX接0V 时钟发生器 8284A 地址总线锁存器 三片8282 74LS373 数据总线收发器 两片8286 8287 控制总线控制器 8288 两种模式的主要区别 3 最大模式系统 最大模式配置和最小模式配置有一个主要的差别 最大模式下多了8288总线控制器 8086 8088系统中 地址总线是20位的 它可以直接寻址1MB空间 而CPU中寄存器都是16位的 只能对64KB寻址 为了解决此矛盾 将内存空间分为若干逻辑段 每个逻辑段的容量 64KB 逻辑段中每个单元可用其逻辑地址表示 逻辑段可重叠 可分开 可连续 可不连续 1 为什么要分段 段起始地址 两种地址概念 1 2 216位微处理器存储器组织 2 段的起始地址 16的整数倍 3 逻辑地址和物理地址 1 逻辑地址 段基址 偏移量作用 编程时使用来源 根据CPU访问存储器数据类型不同 其来源不同如 从内存中取指令 段基址 CS 偏移量 IP 对堆栈进行操作 段基址 SS 偏移量 SP 2 物理地址 段基址 16 偏移量作用 CPU访问存储器时使用 关系图 物理地址的形成 逻辑地址与物理地址 20位加法器 地 4 存储器的分体结构 8086系统中1M字节的存储器地址空间实际上分成两个512K字节的存储体 偶存储体和奇存储体 偶存储体同8086的低8位数据总线D7 D0相连接 奇存储体同8086的高8位数据总线D15 D8相连接 具体规定见表所示 13 对准的 字与 未对准的 字 8086CPU能同时访问奇地址存储体和偶地址存储体中的一个字节 以组成一个存储字 若要访问的16位字的低8位字节存放在偶存储体中 称为 对准的 字 这是一种规则的存放字 对于 对准的 字 8086CPU只要一个总线周期就能完成对该字的访问 当要访问的16位字的低8位字节存放在奇存储体中 称该字为 未对准的 字 unaligned 又称为 未对界的 这是一种非规则的存放字 必须用两个总线周期才能访问该字 下面分析一个 未对准的 字的写入过程 在第一个总线周期中 送出奇地址 A0 l 并发出 BHE 0信号 然后由8086CPU把该字的低8位传送到数据总线的高8位 写入存储器的奇地址存储体 然后 8086CPU又发出一个由该奇地址加1的偶地址 此时A0 0 BHE 1 8086CPU把该字的高8位传送到数据总线的低8位 写入存储器的偶地址存储体 这样 经过两个存储器访问周期 把一个 未对准的 字写入存储器的两个存储体中 1 2 28086 8088的基本时序 1什么是时序时序是计算机操作运行的时间顺序 2 为什么要研究时序可以进一步了解在微机系统的工作过程中 CPU各引脚上信号之间的相对时间关系 可以深入了解指令的执行过程 一 相关的基本概念 微机系统的工作 必须严格按照一定的时间关系来进行 CPU定时所用的周期有三种 即指令周期 机器周期 总线周期 和时钟周期 3 指令周期 总线周期及时钟周期 2 总线周期 1 指令周期 InstructionCycle 执行一条指令所需要的时间 由于不同指令所需完成的操作差别很大 因此不同指令的指令周期是不等长的 一个指令周期至少由一个或者是多个总线周期组成 2 总线周期 CPU访问内存或I O端口而执行的读 写操作称作执行一个总线周期 一个总线周期 4 TW状态 3 时钟周期 一个T状态就是一个时钟周期 是CPU最小的定时单位 它由计算机的主频决定 两个状态 时钟频率一个T状态时间5MHz200ns 0 2 s 50MHz20ns 0 02 s 100MHz10ns 0 01 s 200MHz5ns 0 005 s Tw 用以延长总线周期的T状态 称为 等待状态 Tw 当RAM或I O接口速度较慢时 T3与T4之间可插入若干个等待状态Tw Ti状态 4 两个状态Tw Ti Ti 称为空闲状态 以时钟周期T为单位 如果在一个总线周期后不立即执行下一个总线周期 即总线上无数据传输操作 此时总线则处于所谓 空闲状态 在这期间 CPU执行空闲周期Ti 两个总线周期之间出现的Ti的个数随CPU执行指令的不同而有所不同 下图表示了8086CPU的总线周期及其 等待状态 和 空闲状态 的情况 图 最基本的总线周期由4个T状态组成 T1 T2 T3 T4 总线周期读时序 二 最小模式下8086总线周期时序 1 8086总线周期的读时序 总线周期写时序 T1 M IO高电平 表示在这个读周期中读的是存储器中的数据 2 地址线信号有效 A19 S6 A16 S3和AD15 AD0送出20位的物理地址 3 ALE 高电平 在T1状态结束时信号 地址信号均有效 ALE的下降沿将地址所存到地址锁存器8282中 4 BHE有效 用来表示高8位数据总线上的信息有效 5 DT R变低 表示数据的方向是由存储器到CPU T2 高四位地址 状态线A19 S6 A16 S3送出状态信息S6 S3 指示出当前正在使用的段寄存器及中断允许情况 低16位地址 数据线AD15 AD0浮空进入高阻状态 为下面读取数据作准备 BHE S7变成高电平 输出状态信息S7 无定义 RD信号有效 表示要对存储器进行读操作 DEN有效 选通总线收发器8286可以接收数据 T3 当READY信号有效时 将选中的内存单元中的数据送到数据总线上 T4 在T4前一状态的下降沿采集