计算机组成原理寄存器实验.doc_第1页
计算机组成原理寄存器实验.doc_第2页
计算机组成原理寄存器实验.doc_第3页
计算机组成原理寄存器实验.doc_第4页
计算机组成原理寄存器实验.doc_第5页
免费预览已结束，剩余4页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

计算机原理实验室实验报告成绩：计算机原理实验室实验报告课 程 ： 计算机组成原理 姓 名 ： 李文周 专 业 ： 计算机科学与技术学 号 ： 132054237 日 期 ： 2015.12 太原工业学院计算机工程系实验二：寄存器实验实验环境PC机Win774LS373proteus仿真器实验日期2015.121 实验内容（1）基本内容1.理解CPU运算器中寄存器的作用2.设计并验证4位算数逻辑单元的功能（2）扩展要求1.实现更多的寄存器（至少8个）二理论分析或算法分析74ls373是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的8D触发器，在单片机系统中为了扩展外部存储器，通常需要一块74ls373芯片。74ls373工作原理简述:(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态);(2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、18的状态.锁存端LE由高变低时，输出端8位信息被锁存，直到LE端再次有效。当三态门使能信号OE为低电平时，三态门导通，允许Q0Q7输出，OE为高电平时，输出悬空。L低电平；H高电平；X不定态；Q0建立稳态前Q的电平;G输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE使能端，接地。当G=“1”时，74LS373输出端1Q8Q与输入端1D8D相同;当G为下降沿时，将输入数据锁存。3 实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）四实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等）1.向寄存器写数据 当74LS373的控制端LE由高电平到低电平时，锁存数据。2. 从寄存器里读数据实验扩展1. 实验电路2. 写数据电路2. 读数据电路5. 实验总结 通过本次实验，我了解了通用寄存器的组成和硬件电路。做实验之前，由以前学的理论知识明白寄存器的作
人人文库> 全部分类> 应用文书 > 产品手册

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论