单片机基础教程2

第二章MCS 51单片机的硬件结构与工作原理 主要内容 1 MCS 51单片机组成 结构 引脚功能 2 并行I O端口结构3 储器组织与操作4 MCS 51单片机的中断系统1 中断系统概述2 中断的处理过程 重点理解 1 MCS 51系列单片机存储器结构特点2 单片机特殊功能寄存器的作用3 不同场合下单片机引脚的复用功能4 单片机的位处理功能及其作用 一 MCS 51单片微机的硬件组成1 MCS 51系列单片机的主要特性1 8位字长CPU和指令系统 2 1个片内时钟振荡器和时钟电路 3 64K外部数据存储器的地址空间 4 64K外部程序存储器的地址空间 5 32条双向且分别可位寻址的I O口线 6 128字节的片内RAM 52子系列为256字节 7 2个16位定时器 计数器 52子系列为3个 8 具有2个优先级的5个中断源结构 52子系列有6个 9 1个全双工串行口 10 1个布尔处理器 第一节MCS 51单片机的基本组成 2 MCS 51单片机的内部结构 MCS 51单片机的功能模块框图如图所示 MCS 51单片机由8位CPU 只读存储器EPROM ROM 读写存储器RAM 并行I O口 串行I O口 定时器 计数器 中断系统 振荡器和时钟电路等部分组成 各部分之间通过内部总线相连 MCS 51的内部结构框图 二 MCS 51单片机的引脚功能 40脚分三类 1 电源线和时钟信号线共4根VCC GND 电源和地 5V电源供电 X1 时钟振荡器输入端 内部振荡器输入端 X2 时钟振荡器输出端 内部振荡器输出端 2 控制线4根RST 复位信号 晶振工作后2个机器周期的高电平复位CPU ALE 地址锁存信号访问外部存储器时该信号锁存低8位地址 无RAM时 ALE为晶振6分频 PSEN 外部程序存储器读从程序存储器中取指令或读取数据时 该信号有效 EA 程序存储器有效地址 EA 1从内部开始执行程序 EA 0从外部开始执行程序 3 I O口线32根 MCS 51系列单片机P0 P1 P2 P3共32位 对应着芯片的32根引脚 三 振荡器 时钟电路及时序 1 时钟电路MCS 5l单片机内部有一个用于构成振荡器的高增益反相放大器 引脚XTALl和XTAL2分别是反相放大器的输入端和输出端 由这个放大器与作为反馈元件的片外晶体或陶瓷谐振器一起构成了一个自激振荡器 如图2 4所示 这种方式形成的时钟信号称为内部时钟方式 图2 5所示 为外部时钟方式 2 有关单片机CPU的时序 1 振荡周期 指为单片机提供定时信号的振荡源的周期 若为内部产生方式时 为石英晶体的振荡周期 2 时钟周期 也称为状态周期 用S表示 时钟周期是计算机中最基本的时间单位 在一个时钟周期内 CPU完成一个最基本的动作 MCS 51单片机中一个时钟周期为振荡周期的2倍 3 机器周期 完成一个基本操作 例如 取指令 存储器读 存储器写等 所需要的时间称为机器周期 MCS 51的一个机器周期含有6个时钟周期 4 指令周期 完成一条指令所需要的时间称为指令周期 MCS 5l的指令周期含1 4个机器周期不等 其中多数为单周期指令 还有2周期和4周期指令 4周期指令只有乘 除两条指令 MCS 51单片机各种周期的相互关系 第二节并行I O接口 MCS 5l单片机内有四个8位并行I O端口 为P0 P1 P2和P3 每个端口都是8位准双向I O口 共占32根引脚 每个端口都包含一个锁存器 一个输出驱动器和一个输入缓冲器 一 并行I O接口的内部结构 I O口的每位锁存器均由D触发器组成 用来锁存输出的信息 在CPU的 写锁存器 信号驱动下 将内部总线上的数据写入锁存器中 P0口某位的结构图 当由P0口输入数据时 由于外部输入信号既加在缓冲输入端上 又加在驱动电路的漏极上 如果这时T2是导通的 则引脚上的电位始终被钳位在0电平上 输人数据不可能正确地读人 因此 在输入数据时 应先把P0口置1 使两个输出FET均关断 使引脚 浮置 成为高阻状态 这样才能正确地插人数据 这就是所谓的准双向口 P1口也是 个准双向I O口 与P0口不同的是 没有多路开关MUX和控制电路部分 输出驱动电路只有一个FET场效应管 同时内部带上拉电阻 此电阻与电源相连 P1口可作通用双向I O口用 而不必再外接上拉电阻 P2口在结构上比P0口少了一个输出转换控制部分 多路开关MUX的倒向由CPU命令控制 且P2口内部接有固定的上拉电阻 P3口与Pl口的输出驱动部分及内部上拉电阻相同 但比P1口多了一个第二功能控制部分的逻辑电路 由一个与非门和一个输入缓冲器组成 P3 0 RXD 串行输入端 P3 1 TXD 串行输出端 P3 2 INTO 外部中断0输入端 低电平有效 P3 3 INT1 外部中断1输入端 低电平有效 P3 4 T0 定时 计数器0外部事件计数输入端 P3 5 T1 定时 计数器1外部事件计数输入端 P3 6 WR 外部数据存储器写选通信号 低电平有效 P3 7 RD 外部数据存储器读选通信号 低电平有效 P3口每位的第二功能 P0 P3的功能及使用时的注意事项 1 在无片外扩展存储器的系统中 这四个端口的每一位都可以作为准双向通用I O端口使用 在具有片外扩展存储器的系统中 P2口作为高8位地址线 P0口作为双向总线 分时作为低8位地址和数据的输入 输出线 2 P0口作为通用双向I O口用时 必须外接上拉电阻 3 P3口除了作通用I O使用外 它的各位还具有第二功能 当P3口某一位用于第二功能作输出时 则不能再作通用I O使用 4 当P0 P4端口用作输入时 为了避免误读 都必须先向对应的输出锁存器写入 l 使FET截止 然后再读端口引脚 如 MOVP1 0FFHMOVA P1 单片机的片外三总线结构 第三节MCS 51单片机的复位 MCS 5l的RST VPD引脚是复位输入端 其内的施密特触发器用来抑制噪声 它的输出在每个机器周期的S5P2由复位电路采样一次 在振荡器运行时 RST端至少要保持2个机器周期 24个振荡周期 为高电平 才完成一次复位 复位后片内各专用寄存器的状态如表2 1 几种实用的复位电路 第四节MCS 51存储器组织与操作 MCS 51系列单片机其存储结构特点是 将程序存储器和数据存储器分开 并有各自的寻址机构和寻址方式 这种结构的单片微机称为哈佛型结构单片微机 在物理上有4个相互独立的存储空间 片内和片外程序存储器 片内和片外数据存储器 在逻辑上有三个彼此独立的地址空间 1 片内外统一编地址的64KB程序存储器地址间 2 256字节的片内数据存储器地址空间 3 64KB片外数据存储器地址空间 MCS 5l系列存储器地址空间分配图 一 MCS 51程序存储器地址空间 7个特殊单元 0000H复位后 PC 0000H 开始执行程序0003H外部中断0 INT0 入口000BH定时器0中断 TF0 入口0013H外部中断1 INT1 入口001BH定时器1中断 TF1 入口0023H串行口中断TI RI入口002BH定时计数器2溢出或T2EX输入负跳变 52系列 程序存储器用于存放调试好的应用程序和表格常数 MCS 5l采用16位的程序计数器PC和l6位的地址总线 64KB片内 外的程序存储器空间连续 统一 二 MCS 51数据存储器地址空间 数据存储器地址空间由内部和外部数据存储器空间组成 内部和外部数据存储器空间存在重叠 通过不同指令来区别 内部数据传送指令 MOV 外部数据传送指令 MOVX 1 工作寄存器区 分成4组 每组8个寄存器R0 R7 2 位寻址区 20H 2FH 既可进行字节寻址 又可进行位寻址 这16个单元共有16 8 128位 对应位地址00H 7FH 3 通用存储区 30H 7FH 4 外部数据存储器0000H FFFFH范围为64K字节 采用R0 R1或DPTR寄存器间址方式访问 内部数据存储器在物理上又可分成三部分 低128字节RAM 高128字节RAM 仅8032 0852才有 和专用寄存器 SFR 低128字节RAM由工作寄存器区 位寻址区和通用RAM区组成 内部数据存储器地址空间 8032 0852的高128字节RAM和专用寄存器 SFR 空间重合 通过不同寻址方式区别 三 特殊功能寄存器地址空间 共有26个专用寄存器SFR 离散地分布在片内RAM的高128字节地址80H 0FFH中 程序计数器PC不占据RAM单元 在除PC外的专用寄存器SFR中 有12个专用寄存器既可字节寻址 又可位寻址 字节地址为8的整倍数 位地址的表示法例 位名称CY RS0寄存器名加序号PSW 7ACC 1字节地址加序号20H 3直接位地址00H 1 累加器ACC 累加器A在大部分的算术运算中存放某个操作数和运算结果 2 寄存器B 寄存器B主要用于与累加器A配合执行乘法和除法指令的操作 3 程序状态字PSW 8位寄存器 用来存放程序状态信息 某些指令的执行结果会自动影响PSW的有关状态标志位 有些状态位可用指令来设置 特殊功能寄存器 进位标志位 半进位标 用户标志位 工作寄存器组选择 溢出标志P 奇偶标志 RS1RS0寄存器组内部RAM地址00工作寄存器组000H 07H01工作寄存器组108H 0FH10工作寄存器组210H 17H11工作寄存器组318H 1FH 4 堆栈指针SP栈指针SP为一个8位专用寄存器 每存入 或取出 一个字节数据 SP就自动加1 或减1 SP始终指向新的栈顶 系统复位后钱指针初始化为07H 5 数据指针DPTR16位的专用寄存器 由高位字节DPH和低位字节DPL组成 可作为一个16位寄存器使用 也可以作为2个独立的8位寄存器DPH和DPL使用 6 I O端口P0 P3专用寄存器P0 P3分别是I O端口P0 P3的锁存器 可以把I O口当作 般的专用寄存器来使用 没有专门设置的口操作指令 全部采用统一的MOV指令 关于数据存储器 1 根据地址总线宽度 在片外可扩展的存储器最大容量为64KB 地址范围为0000H FFFFH 2 片外数据存储器与程序存储器的操作使用不同的指令和控制信号 允许两者的地址重复 因此 片外要扩展的数据存储器与程序存储器各为64KB 3 片外数据存储器与片内数据存储器的操作指令亦不同 对片外RAM用MOVX指令 所以也允许两者的地址重复 内部数据存储器的地址00 FFH 外部扩展数据存储器的地址可以从0000H FFFFH 注意 采用R0 R1或DPTR寄存器间址方式访问片外数据存储器 当采用R0 R1间址时只能访问低256字节 采用DPTR间址可访问整个64K字节空间 MCS 51及其5l子系列的其它成员都具有相同的中断结构 8051有5个中断源 2个外部中断源INT0和INT1 2个片内定时器 计数器溢出中断源 1个片内串行口中断源 分为两级 高级中断和低级中断 其中任何一个中断源的优先级均可由软件设定为高级或低级 能实现两级中断服务程序嵌套 都是可屏蔽的 由软件设定 第五节MCS 51的中断系统 中断允许寄存器IE控制 中断优先级寄存器IP控制 中断触发方式位IT控制 一 MCS 51的中断源 1 中断源1 外部中断0请求 由P3 2引脚输入 可由用户设定为两种触发方式 电平触发方式还是边沿触发方式 一旦输入信号有效 则向CPU申请中断 并且将中断标志IE0置1 2 外部中断1请求 由P3 3引脚输入 亦可由用户设定为电平触发方式还是边沿触发方式 一旦输人信号有效 则向CPU申请中断 并将中断标志IE1置1 3 片内定时器T0溢出中断请求 当定时器T0产生溢出时 T0中断请求标志TF0置1 请求中断处理 4 片内定时器T1溢出中断请求 当定时器T1产生溢出时 T1中断请求标志TF1置l 请求中断处理 5 片内串行口发送 接收中断请求 当通过串行口发送或接收完一帧串行数据时 串行口中断请求标志TI或RI置1 请求中断处理 2 中断请求标志 1 TCON的中断标志TCON是专用寄存器 字节地址为88H 它锁存了外部和的中断请求标志及T0和T1的溢出中断请求标志 1 IT0 选择外部中断0 INT0 触发方式控制位 IT0 0INT0为电平触发方式 2 IE0 外部中断0请求标志位 IE0 1 外部中断0向CPU申请中断 3 IT1 选择外部中断1 INT1 触发方式控制位 4 1E1 外部中断1请求标志位 IE1 1时 外部中断1向CPU申请中断 5 TF0 片内定时器T0溢出中断请求标志 T0被启动后 从初始值开始进行加1计数 当最高位产生溢出时置TF0 1 向CPU申请中断 直到CPU响应该中断时 才由硬件自动将TF0清0 也可由软件查询该标志 并用软件清0 6 TF1 片内定时器T1溢出中断请求标志 其操作功能与TF0类同 SCON是串行口控制寄存器 与中断有关的是它的低两位TI和RI 1 TI SCON 1 串行口发送中断标志位 每发送完一个串行帧 由硬件置位TI CPU响应中断时 不能清除TI TI必须由软件清除 2 RI SCON 0 串行口接收中断标志位 当允许串行口接收数据时 每接收完一个串行帧 由硬件置位RI 同样 RI必须由软件清除 SCON 2 SCON的中断标志 二 MCS 51的中断控制 1 中断允许寄存器IE 中断的允许与开放 2 中断优先级寄存器IP 中断优先级控制 内部自然优先级 入口地址INT0高0003HT0000BHINT10013HT1001BHTI RI底0023H 中断处理过程一般分为三个阶段 即中断响应 中断处理和中断返回 三 响应中断的条件及过程 1 中断响应 1 中断响应的条件1 有中断源发出请求信号2 中断是开放的 总允许 源允许 3 没有封锁 受阻 受阻情况是 CPU正在执行同级或高一级的中断服务程序 现行机器周期不是正在执行的指令的最后一个机器周期 即现行指令完成前 不响应任何中断请求 当前正在执行的是中断返回指令RETI或访问专用寄存器IE或IP的指令 也就是说 在执行RETI或是访问IE IP的指令后 至少需要再执行 条其他指令 才会响应中断请求 2 中断响应过程进入中断响应周期 CPU在中断响应周期要完成下列操作 1 根据中断请求源的优先级高低 使