数字逻辑设计第五章(1) 教学课件

1 第5章组合逻辑设计实践 文档标准和电路定时常用的中规模组合逻辑器件 数字逻辑设计及应用 2 内容回顾 5 1文档标准信号名和有效电平 圈到圈 逻辑设计5 2电路定时传播延迟定时图 定时分析 3 开关状态 1 闭合 0 打开灯的状态 1 亮 0 不亮 逻辑与 且仅当所有输入条件都有效时 输出状态才有效 开关状态 0 闭合 1 打开灯的状态 0 亮 1 不亮 F A B A B 4 开关的有效状态 闭合灯的有效状态 亮 有反相圈的引脚表示低电平有效 给定逻辑功能只在符号框的内部发生 5 常用中规模组合逻辑电路 译码器编码器多路复用器奇偶校验比较器加法器 6 5 4译码器 decoder 二进制译码器 Yi EN mi 当使能端有效时Yi mi 7 74x139 8 Yi EN mi Yi L Yi EN mi EN G1 G2A G2B G1 G2A L G2B L 9 用74x138设计4 16译码器 思路 16个输出需要片74x138 任何时刻只有一片在工作 4个输入中 哪些位控制片选哪些位控制输入 10 思考 用74x138设计5 32译码器32个输出需要多少片74x138 控制任何时刻只有一片工作 利用使能端5个输入的低3位控制输入5个输入的高2位控制片选 利用2 4译码器 P252图5 39 11 用译码器和逻辑门实现逻辑函数 F X Y Z 0 3 6 7 X Y Z 1 2 4 5 对于二进制译码器 Yi EN mi当使能端有效时 Yi mi对低电平有效输出 Yi L Yi 当使能端有效时 Yi L mi Mi 12 用译码器和逻辑门实现逻辑函数 ZYX F X Y Z 0 3 6 7 当使能端有效时Yi mi 13 用译码器和逻辑门实现逻辑函数 ZYX F X Y Z 0 3 6 7 14 M1 M2 M4 M5 m1 m2 m4 m5 F X Y Z 1 2 4 5 ZYX 15 二 十进制译码器 输入 BCD码输出 十中取一码 多余的6个状态如何处理 输出均无效 拒绝 翻译 作为任意项处理 电路内部结构简单 16 二 十进制译码器 任意项 17 七段显示译码器 常用的有 半导体数码管 LED 液晶数码管 LCD 18 七段显示译码器 输入信号 BCD码 用A3A2A1A0表示 输出 七段码 的驱动信号 a g1表示亮 0表示灭 1111110 1101101 0011111 19 七段显示译码器的真值表 20 BCD 七段显示译码器的卡诺图 21 BCD 七段显示译码器的卡诺图 22 BCD 七段显示译码器的卡诺图 23 BCD 七段显示译码器的卡诺图 逻辑图 P261图5 45 24 回顾 组合电路的综合 要求设计一个七段显示译码器逻辑抽象 得到真值表选择器件类型采用基本门电路实现 利用卡诺图化简采用二进制译码器实现 变换为标准和形式电路处理 得到电路图 25 5 5编码器 encoder 1000000000001000000001001000000100001000001100001000100000001001010000001011000000001111 2n个输入 n个输出 26 5 5编码器 encoder A0 I1 I3 I5 I7 A1 I2 I3 I6 I7 A2 I4 I5 I6 I7 前提 任何时刻只有一个输入端有效 问题 当某时刻出现多个输入有效 优先级 priority 27 优先编码器 将I0 I7转换为H0 H7 保证其中 任何时刻只有一个有效 H7 I7H6 I6 I7 H5 I5 I6 I7 H0 I0 I1 I2 I6 I7