GP2015中文翻译

GPS接收机的射频前端卓联半导体公司 美国摘 要 GPS 接收机的硬件部分包括射频前端、基带处理器和外围芯片。射频前端包括从天线到数字处理器之间的所有部件， 基带处理器则包括了相关器单元和嵌入式处理器单元， 而外围芯片则为各种存储器和通信接口，GP2015是卓联半导体公司生产的超小型射频前端器件。 1. 引言 GP2015 是应用于GPS接收机的小型射频前端芯片，它与GP2010射频前端芯片的性能相同，但用 TQFP 封装，适合于体积要求比较小的GPS 接收机的设计。GP2015 将天线接收到的且通过低噪声放大器的 1575.42MHz 信号经过三级变频变到中频 4.309MHz，得到2位的数据流。GP2015正常工作时需要有源天线增益大于+16dB。GP2015有很多特定的功能，包括一些特殊的使用、安装与调试。 GP2015的中频滤波器在片外，分别由一个157.42MHz滤波器和一个35.42MHz 滤波器组成，包含在 VCO（压控振荡器）中的片上锁相环用于产生一个本地的振荡频率来提供给混频器，它的参考信号是来自温度补偿晶振（TCXO）电路的10.000MHz。2 .GP2015基本结构 GP2015有48个引脚，采用TQFP封装。其引脚和功能如图：器件图引脚标号2.1 引脚功能介绍：1. IFOutput:IF测试引脚输出。用于连接到第3阶段输出的A/D转换器之前。2. PLL Filter 1:锁相环滤波器1引脚。需要连接到偏置网络内的芯片上的VCO。同时外接到一个外部锁相环环路滤波器上。3. PLL Filter 2:锁相环滤波器2引脚。内连接到变容二极管芯片上的VCO。同时外接到一个外部锁相环环路滤波器上。4、6. VEE (OSC):负电源电压接到芯片上的VCO。5. VCC (OSC):正电源电压接到芯片上的VCO。7. VEE (REG):接负电源到VCO的调节器，还必须要连接到GND。8. PRef：上电复位参考输入。PREF输入电压超过+1.21 V时，片上比较器产生一个逻辑高电平。 9 Preset:上电复位输出。一个TTL兼容的输出上电复位控制。甚至当芯片被断电，此输出仍然是积极的。10. VEE (IO):负电源的数字接口。11. CLK:相关芯片的采样时钟输入。TTL兼容的输入（使用工作在5.714MHzGP2021相关设备），在CLK信号的上升沿，用于时钟MAG与SIGN输出锁存器。12/13. N/C不连接。14. MAG :幅度输出的比特数据。TTL兼容的信号，代表混合中频信号。是来自于芯片上的2位的A/D的转换器，与CLK输入时钟信号同步。15. SIGN：符号位位数据输出。TTL兼容的信号，代表混合极性下来的中频信号。是来自于芯片上的2 位的A/D转换器，与CLK输入时钟信号同步。16. OPClk- 40MHz的时钟输出 - 反相。一侧的均衡的差分输出时钟，与相反极性引脚17 - OPClk+一起用于驱动主时钟信号所在相关芯片。17. OPClk+ 40MHz的时钟输出 正相。平衡差分输出时钟设置，与极性相反的引脚16 OPClk一起用于驱动一个主相关器芯片内的时钟信号。18. VDD (IO):正电源的数字接口。19. PDn :掉电控制输入。一个TTL兼容的输入，当设置为逻辑高电平，禁用所有的GP2015功能，除了上电复位模块。以减少GP2015总功耗。如果不需要此功能，该引脚应连接到0V（VEE/ GND）。20. TEST:测试控制输入 - 禁用锁相环。一个TTL兼容的输入，当设置为逻辑高电平，禁用片上锁相环，断开分压VCO信号的相位检测器。如果不需要功能，该引脚应连接到0V（VEE/ GND）。21. LD PLL : 锁定检测输出。一个TTL兼容的输出，这表明如果PLL的相位锁定PLL参考振荡器。将成为逻辑高电平，仅实现锁相。22. VEE (DIG) :接负电源到锁相环，以及A/D转换器23. AGC-:电容输出 - 反相。从一个中频AGC块平衡的输出到一侧的第三阶段中，与其中一个外部电容器连接以设置AGC的时间常数。24. AGC+:电容输出 正相。从一个中频AGC块平衡的输出一侧的第三阶段中，与其中一个外部电容器连接以设置AGC时间常数。25. N/C不连接。26. VCC (DIG) :接正电源到锁相环（PLL）和A/D转换器。27. REF 2: 10.000MHZ PLL参考信号输入。输入外部产生的10.000MHZ参考信号应是交流耦合，一个外部PLL参考频率源（例如TCXO）的使用。如果没有使用外部参考电压时，此引脚上的组成部分芯片PLL参考振荡器与一个外部10.000MHZ晶振连接。 28. REF 1 :PLL的参考振荡器辅助连接。和引脚27（REF 2）结合使用，允许10.000MHZ。如果没有外部晶振提供的锁相环的参考信号使用外部PLL的参考频率源（TCXO）。如果外部正在使用TCXO，该引脚不能连接。29.、35 VCC (RF): 接正电源中频混频器到射频输入和第一阶段。这两个引脚在内部连接，但必须同时连接到VCC外部，以保持到最低限度的串联电感。30、 31、33、34 VEE (RF): 接负电源中频混频器的射频输入和第一阶段。引脚在内部连接，但必须全部连接为0V（VEE/ GND）外部，以保持一个最低限度的串联电感。32. RF：射频信号输入。从天线段接受且经过低噪声放大器提供给GPS 射频输入以1575.42MHz的信号36 N/C不连接。37. O/P 1：第1阶段混频输出175.42MHz - 反相。一个从第一级中频混频器均衡的输出，与外部平衡175MHz的带通滤波器的一个输入端连接。需要通过外部直流偏置电感器连接到VCC（RF） ， 它的值是依赖于使用的滤波器。38. O/P 1+：第1阶段混频输出175.42MHz 正相。一个从第一级中频混频器中平衡的输出，与外部平衡175MHz的带通的第二输入端滤波器连接。需要通过外部DC偏置电感器连接到VCC（RF） ，它的值是依赖在滤波器。39. VCC (2)：第二阶段的正电源中频混频器。40. I/P 2：第二阶段混频器输入175.42MHz - 反相。平衡输入到第二级中频混频器中，与其中从所述外部175MHz时的平衡信号输出带通滤波器连接。41. I/P 2+：第二阶段混频器输入175.42MHz 正相。平衡输入到第二级的中频混频器，并以平衡信号输出，与外部175MHz的带通滤波器连接。42、43 VEE (IF)：接负电源到中频混频器，以及第三阶段第二阶段的中频模块。44. O/P 2-：第二阶段混频输出35.42MHz - 反相。从第二级中频混频器的平衡输出之一，与其中外部平衡35.42MHz带通滤波器的一个输入端连接。外部DC偏置需要通过一个电感连接到VCC。45. O/P 2+：第二阶段混频器输出35.42MHz 正相。第二中频混频器，从第二级的平衡输出，与其中的第二输入端的外部平衡35.42MHz带通滤波器连接。需要通过电感器连接到VCC外部偏置。46. VCC (3)：第三阶段的正电源中频混频器。47 I/P 3：第三阶段混频输入35.42MHz - 反相。到第三阶段的平衡输入IF混频器中，与其中的一个从所述外部35.42MHz的平衡信号输出之一的带通滤波器连接。48. I/P 3+：第三阶段混频输入35.42MHz 正相。平衡的输入到第三级IF混频器中，与其中第二平衡信号输出外部35.42MHz带通滤波器连接。 2.2 特点：超小型TQFP封装。低工作电压（3V - 5V）。低功耗 - 200mW的典型（3V电源）。C/ A代码兼容。片上PLL包括完整的VCO。三重转换接收器。表面贴装48引脚四方扁平组件式封装。符号和大小的数字输出。兼容GP2021，GP4020相关器 。3 . GP2015的应用3.1 GP2015的作用GP2015接收由GPS卫星发送的1575.42MHz信号，使用三下变频并将其转换到4.309MHz。以 4.309MHz采样产生一个2位的数字输出。接收机系统以 GP2015、GP2021 芯片组作为接收前端和相关器，GP2021 由时基产生电路、地址译码器、状态寄存器及 12 通道独立跟踪模块等组成。相关器还提供了一个 5.714MHz 时钟给 GP2015，对 GP2015 的4.309MHz 信号进行采样，得到 1.405MHz 的中频数字信号。GPS L1信号通过一个接收天线和一个合适的低噪声放大器。L1信号是经过1.023MHz的伪随机序列码扩频，又经过BPSK调制方式调制在1575.42MHz。在天线处的信号电平大约是-130dBm，分布在一个2.046MHz的带宽内，所以信号埋在噪声信号里。第二阶段包含进一步的增益和一个混频器，最终给予的第二本地振荡器信号的频率在140 MHz，输出中频在35.42MHz。第二阶段双平衡混频器集电极开路输出需要外部直流偏置到VCC。从第二阶段中的信号通过一个外部过滤器与一个1dB带宽为1.9MHz的的输出滤波器。此滤波器是系统性能的关键，它相当于一个SAW滤波器的作用（部件号SAFJA35M4WC0Z00），然后送入主频放大器。AGC放大器和第三混频器的本地振荡器信号在31.111MHz。芯片上过滤后的第三混频器提供过滤中心4.309MHz的中频输出，它具有1k输出阻抗，其用于测试目的。所有信号内的中频放大器是差分滤波器，包括输入和输出。中频信号输出被馈送到一个2位的量化器，它提供符号和数值（MSB和LSB）输出。数据控制的AGC环路， AGC时间常数是由一个外部电容器决定。符号和数值数据，即SIGN（引脚15）和MAG（引脚14），由采样时钟CLK的上升沿锁存（引脚11），这通常是来自从相关的。GP2021提供了一个5.714MHz时钟，集中在1.405MHz采样。数字接口电路使用一个单独的电源，VDD（IO），ON-CHIP锁相环合成器通常会与该相关器之间的模拟和数字部分共享以减少串扰。完成芯片上的振荡电路，分频器，相位检测器，和外部环路滤波器元件。一个10.000MHZ锁相环的参考频率是所需的。实现连接外部10.000MHZ水晶的片上PLL的参考振荡器。如下图：GP2015与外部晶振的连接不过，在大多数应用中，用户将需要一个外部源，例如TCXO，提供更大的频率稳定度。外部参考电压是交流耦合的给定值（引脚27）; REF（引脚28）应开路。本地振荡器信号为1400MHz，140.0MHz和31.11MHz来自于1400MHz的合成器的输出。合成器还提供了一个40 MHz的平衡差分输出时钟（引脚16及17），它可以用于时钟的GP2021相关。时钟是低电平差模信号，这有助于减少干扰电路的领域。 锁相环锁定检测输出，LD（引脚21），提供为逻辑高电平时，锁相环相位锁定到10.000MHZ的参考信号。VCO的电源采用一个片上稳压器，以改善抗噪声的锁相环。这功能仅适用于操作时，一个5伏（标称）供应调节到3.3伏的内部。当输入锁相环解锁在最高频率的VCO，关闭功能，设置在GP2015，限制功耗。如果断电功能并不是必需的，电源断开，PDN（引脚19）应接地端。GP2015还包括：电压检测器，其从数字接口供应操作。这个电路用来产生一个TTL逻辑低电平输出在GPS接收器电源开关上，如实现了标称值，则产生一个逻辑高电平输出的电源电压。该输出可用于禁用GP2021相关器，尽管电源被接通。3.2 GP2015和GP2021的典型应用：GP2021是12通道前端接口相关器集成电路。GP2015作为射频输入，拥有无可比拟的输入阻抗。该RF输入匹配组件Cs和Cp应安装在尽可能靠近RF输入的位置，也必须保持V型（RF）轨道尽可能短。一个SAW滤波器可以被用来作为175.42MHz过滤器，如果不存在临界频带外的干扰的抗扰度要求，