DSP期末复习资料汇(含题).doc

.第一章 绪论1. DSP 与 DSP 技术（1）DSP(Digital Signal Processing)- 数字信号处理的理论和方法。（2）DSP(Digital Signal Processor)-用于数字信号处理的可编程微处理器。（3）DSP 技术(Digital Signal Process)- 是利用专门或通用数字信号处理芯片， 完成数字信号处理的方法和技术。2. DSP 系统的特点（1）精度高、抗干扰能力强，稳定性好。 （2）编程方便、易于实现复杂算法（含自适应算法）。（3）可程控。 （4）接口简单。 （5）集成方便。3. DSP 芯片的结构特点（1）改进的哈佛结构哈佛结构 DSP 处理器将程序代码和数据的存储空间分开，各有自己的地址总线和数据总线。（目的是为了同时取指令和取操作数，并进行指令和数据的处理，从而大大提高运算速度）改进的哈佛结构 在哈佛结构的基础上，使得程序代码和数据的存储空间之间也可以进行数据的传送。（2）多总线结构 多总线结构可以保证在一个机器周期内多次访问程序空间和数据空间。TMS320C54x 内部有 P、C、D、E 4 条总线P： 传送取自 ROM 的指令代码和立即数；C、D： 传送从 RAM 读出的操作数；E： 传送写入到 RAM 中的数据；（3）流水线技术 将各指令的各个步骤重叠起来执行，而不是一条指令执行完成之后，才开始执行下一条指令。即第一条指令取指后， 在译码时， 第二条指令就取指，第一条指令取数时，第二条指令译码，而第三条指令就开始取指， 。以此类推。（4）多处理单元； （5）特殊的 DSP 指令；（6）指令周期短、功能强 ；（7）运算精度高；（8）丰富的外设； （9）功耗低。DSP 最重要的特点： 特殊的内部结构、强大的信息处理能力及较高的运行速度 。4. DSP 芯片可以归纳为三大系列：TMS320C2000 系列：适用于控制领域TMS320C5000 系列：应用于通信领域TMS320C6000 系列：应用于图像处理第二章 TMS320C54x 的硬件结构1. TMS320C54x 内部结构（ 3 大块）(1)CPU (2)存储器系统 (3) 片内外设与专用硬件电路CPU 部分 先进的多总线结构 (1 条程序总线、 3 条数据总线和 4 条地址总线 )。 位算术逻辑运算单元 (ALU) ，包括 1 个 40 位桶形移位寄存器和 2 个独立的 40 位累加器。17 17 位并行乘法器， 与 40 位专用加法器相连， 用于非流水线式单周期乘法 /累加(MAC)运算。 比较、选择、存储单元 (CSSU)：用于加法 /比较选择。 指数编码器 ：可以在单个周期内计算 40 位累加器中数值的指数。 双地址生成器 ：包括 8 个辅助寄存器和 2 个辅助寄存器算术运算单元 (ARAU)存储器空间 192 K 字可寻址存储空间： 64 K 字程序存储空间、 64 K 字数据存储空间及.64 K 字 I/O 空间5. C54xDSP 的三个状态和控制寄存器（1）状态寄存器 0（TS0）（2）状态寄存器 1（TS1）（3）工作方式状态寄存器（ PMST ）状态寄存器 ST0（功能：反映寻址要求和计算中的状态）DP：数据存储器页指针 （共 512 页，每页 64K 字）当 ST1 中的 CPL=0 时，DP 值（9 位地址）与指令中的低 7 位地址一道形成 16 位数据存储器地址。 DP 值也由 LD 指令装入。 RESET 指令将 DP 赋为 0。状态寄存器 ST1 （功能：反映寻址要求、计算初始状态、 I/O 终端控制）INTM ：中断方式位。（1）INTM=0 ，开放全部可屏蔽中断；（2）INTM=1 ，关闭所有可屏蔽中断。SSBX 指令可置 INTM 为 1，RSBX 指令可将 INTM 清 0。当复位时， INTM 置 1；当执行RETE 或 RETF 指令（中断返回）时， INTM 清 0。工作方式寄存器 （功能：设定并控制处理器的工作方式，反映处理器工作状态）IPTR: 中断向量指针。 （157 位，共 9 位）复位时，这 9 位全部置 1，复位值为 1FFh，复位向量 PC=IPTR+0000000=FF80h 。6. 累加器 A 和 B40 位，其中 32 位数据位 （双 16 位，双精度操作方式） ，8 位冗余位 （防止迭代运算时溢出） 。7. C54X 中断系统 （为实现中断功能而设置的各种硬件和软件。 ）（1）中断源：最多 32 个（2 个保留）其中 : 硬件 14 个 ，软件 16 个（2）中断分类：非可屏蔽中断 16 个，可屏蔽中断 16(14)个非可屏蔽中断： 不能由用户用软件来屏蔽的中断。 特点 ：一旦有非屏蔽中断请求， CPU 必须予以响应。 用途 ：用于某些十分重要的事件发生，如：掉电；可屏蔽中断 ：用户根据需要可用软件开放或禁止 CPU 响应中断。 特点 ：软件指令控制，灵活方便。 用途 ：一般事件处理。(3)硬件中断分为两类： 片内外设触发的内部硬件中断； 片外信号触发的外部硬件中断。8. 中断处理一般过程：（1）中断源请求中断； （2）CPU 响应中断；（3）保护现场；（4）转中断服务； （5）恢复现场； （6）中断返回；9. C54xDSP 内部的两个中断寄存器（1）中断标志寄存器 IFR置位：当硬件或软件中断发生时，相应位置 “1（”挂起）。识别： CPU 通过读 IFR 来识别挂起的中断。清 0： C54 复位；中断得到处理；写 1 到 IFR 相应位，相应的未处理的中断被清除；IFR 任何位为 1 时，表示一个未处理的中断。可将当前 IFR 内容写入 IFR 来清除。（2）中断屏蔽寄存器 IMR （用来屏蔽外部和内部中断 ）复位时， IMR 均为 0，当 IMRi=0 屏蔽该中断； IMRi =1 开放该中断当 INTM=0 且 IMR 某一位为 0 时，开放相应的中断。7中断响应时间（1） 软件和非屏蔽中断：通常情况下， CPU 立即响应，并进入中断服务程序。（2） 硬件可屏蔽中断： 满足以下三个条件后，在 3-8 机器周期之间响应。三个条件：当前的中断源相应 IFR 标志为 =1，且优先级为最高；IMR=1 （不屏蔽）；INTM=0( 中断允许 )；8软件中断及中断向量SP, PC T0SINTR K；PC IPTR (15 7) K 21INTM 禁止其它可屏蔽中断注：? PC=中断向量地址指针 +中断向量号? 该指令屏蔽其它可屏蔽中断? 该指令不影响 IFR 标志位? 不允许中断嵌套中断向量（地址） 组成 ：IPTR + 中断向量序号 VECS PAGE 0.text: EPROM PAGE 0.data: EPROM PAGE 0.bss: SPRAM PAGE 1.STACK: DARAM PAGE 1第六章 DSP 片内外设14. 定时器的结构及特点（1）C5402 内部有定时器 0（20 位）和定时器 1（20 位）两个定时器。 每个定时器有 3 个控制寄存器： TIM 定时器寄存器（减 1 计数器）；PRD 定时器周期寄存器； TCR 定时器控制寄存器。（2）DSP 定时器的主要特点定时器是一个减计数器。由 16 位计数器和 4 位预分频计数器（共 20 位）组成。 16 位计数器的触发脉冲由预分频计数器提供，预分频计数器由 CPU 工作时钟决定。 有复位功能。可以选择调试断点时定时器的工作方式。15. 定时器的中断周期=T (T 1) (T 1)CLK TDDR PRD16. 定时器初始化：(1) 将 TCR 中的 TSS 位置 1，停止定时器。(2) 加载 PRD。(3) 重新加载 TCR 以初始化 TDDR 。(4) 重新启动定时器。 TSS 位为 0，TRB 位为 l, 以重载定时器周期值，使能定时器。17. 使能定时器中断 (假定 INTM=1 )：(1) 将 IFR 中的 TINT 位置 1，清除尚未处理完 (挂起)的定时器中断。(2) 将 IMR 中的 TINT 位置 l，使能定时器中断。(3) 可以将 ST1 中的 INTM 位清 0，使能全局中断。【例 6.1】 利用定时器 Timer0 在 XF 引脚产生周期为 1s的方波。分析：设 f=100MHz ，定时最大值是： =10(ms) ，要输出 1s 的方波， 1 和 0 分别为 500ms.可定时 5ms，再在中断程序中加个 100 计数器，定时器周期 =10ns (1+9) (1+49999)=5ms。CounterSet .set 100 ；定义计数次数PERIOD .set 49999 ；定义计数周期.asg AR1,Counter ；AR1 做计数指针，重新命名以便识别STM #CounterSet,Counter ；设计数器初值STM #0000000000010000B,TCR ；停止计数器STM #PERIOD,TIM ；给 TIM 设定初值 49999STM #PERIOD,PRD ；PRD 与 TIM 一样STM #0000001001101001B,TCR ；开始定时器的工作STM #0008H,IMR ；开 TIME0 的中断RSBX INTM ；开总中断End: NOPB End中断服务程序： TINT0_ISRTINT0_ISR:PSHM ST0 ；保护 ST0，因要改变 TCBANZ Next，*Counter- ；计数器不为 0，计数器减 1，推出中断STM #CounterSet，Counter ；计数器为 0, 根据当前 XF 的状态，BITF *AR2 ，#1 ；分别到 setXF 或 ResetXFBC ResetXF，TCsetXF： SSBX XF ；置 XF 为高ST #1，*AR2B NextResetXF： RSBX XF ；置 XF 为低ST #0， *AR2Next：POPM ST0RETEend18. 串口分为 4 种：(1)标准同步串口 (SP); (2)带缓冲的串行接口 (BSP);(3)时分复用 (TDM) 串行口 ; (4)多通道带缓冲串行接口 (McBSP)19. 标准同步串行口（ SP）标准同步串行口是一种高速、 全双工同步串行口。 每个串行口的发送和接收部分都有独立的时钟、帧同步脉冲以及串行移位寄存器。它由 16 位数据接收寄存器（ DRR）、数据发送寄存器（ DXR ）、接受移位寄存器（ RSR）、发送移位寄存器（ XSR）以及控制电路组成。20. 通用 I/O 引脚（1） 分支转移控制输入引脚 （ ）BIO 它可以用于监控外部设备的状态。当时间要求严格时，它代替中断非常有用。根据它输入的状态可以有条件地执行一个分支转移。（2）外部标志输出引脚 （XF ）XF 可以用来为外部设备提供输出信号；XF 引脚由软件控制。复位时， XF 为高电平。第 8 章2. 正弦信号发生器的 3 种基本方法（1）查表发 （2）泰勒级数展开法 （3）迭代法3. C54 实现 FIR 滤波器的两种方法（1）线性缓冲区法 （2）循环缓冲区法一、单项选择题1TMS320C54X DSP 软硬件复位时，中断向量为 _。A FF00H B FF80H C 0080H D 0000H2TMS320C54X DSP 主机接口 HPI 是_位并行口。A 32 B 16 C 8 D 24. TMS320C54X DSP 采用改进的哈佛结构，围绕 _条_位总线建立。A 8，16 B 16，8 C 8，8 D 16，164TMS320C54XDSP 多通道缓冲串口（ MCBSP ）发送和接收通道数最多可达 _路。A 128 B 64 C 32 D 165TMS320C54X DSP 的 32 个中断源分为 14 级，其中 _级别最高。A INTR B NMI C RS D INT06. TMS320C54X DSP 共有 129 条指令，分为 _大类。A 6 B 5 C 4 D 37TMS320C54X DSP 最多可与 _个器件进行时分串行通信。A 16 B 8 C 4 D 28可编程数字信号处理器简称 _。A CPU B DSP C MCS D MCU二、填空题1 TMS320C54X DSP 共有_种基本的数据寻址方式。2 DSP 实现 FIR 滤波器延时一个采样周期的方法有两种，一是采用 _缓冲区法，二是采用 _缓冲区法。3DSP 技术 (Digital Signal Process)是利用专用或通用数字信号处理芯片，通过_ 的方法对信号进行处理。4TMS320C54X 可编程定时器的定时周期 =（时钟周期） *（定标器 +1）*（_+1）。5 TMS320C54X 具有两个通用 I/O 口，_用于输入外设的状态； _用于输出外设的控制信号。三、判断题1 TMS320C54X DSP 缓冲串行接口是在同步串口基础上，增加了一个自动缓冲单元，主要提供灵活的数据串长度，并降低服务中断销。 （ ）2循环缓冲区是一个滑动窗，包含最近的数据，若有新的数据到来，它将覆盖旧的数据。 （ ）3浮点 DSP 与定点 DSP 相比，价格便宜、功耗较小、运算精度稍低。 （ ）4TMS320C54X DSP 的 40 位 ALU 和累加器，仅支持 16 位算术运算。 （ ）5C5000 系列 DSP 低功耗、大运算量，主要用于便携式信息处理终端产品。 （ ）四、简答题1DSP 实现 FIR 滤波器的基本运算有哪些？2TMS320C54X DSP 片内可编程定时器有哪些主要特征？3请简述一下 TMS320C54X DSP 如何将三个独立的可寻址存储空间区分开， 又是通过哪些信号完成对外部程序或数据存储器的访问、 I/O 设备的访问和控制数据传送方向？4链接命令文件 CMD 的作用是什么？该文件由哪些部分组成？5 TMS32