数电课程设计报告 数字抢答器.sd.docVIP

内蒙古师范大学计算机与信息工程学院数字系统综合课程设计课程设计报告实习题目指导教师职 称学生姓名学 号日 期设计题目抢答器逻辑电路设计指导教师戚桂美职称讲师班级14通信姓 名黄亚宁学 号20141103310日 期2016/7/7抢答器逻辑电路设计计算机与信息工程学院 2014级通信工程 黄亚宁 20141103310指导教师 戚桂美 讲师摘要 在抢答器设计中实现了通过裁判控制抢答和倒计时,并通过数码管显示倒计时和选手编号。倒计时用了74ls161的计时功能来设计的：采用置数0110计数到1111然后取反的方法实现1001到0000的倒计时功能。抢答器用了2片74ls74芯片级联然后通过74ls20芯片和74ls00芯片实现抢答后锁存，通过74ls148芯片优先编码实现显示抢答选手号码功能。 关键词 倒计时;裁判;抢答1设计任务及主要技术指标和要求1.1技术指标 设计一个可供4名选手参加抢答的4路数字抢答器。他们的编号分别为1、2、3、4各用一个抢答器按钮,编号与参赛者的号码一一对应,此外还有一个按钮给主持人用来控制系统的清零和抢答开始。1.2 设计任务和要求抢答器具有数据锁存和显示的功能,抢答开始后,若有选手按动按钮,编号立即锁存,并LED数码管上显示选手编号,并封锁输入电路,实现优先锁存,禁止其他选手抢答,结果一直保持到主持人将系统清零为止。此外抢答器具有定时抢答的功能,即一次抢答时间由主持人设置为10秒,当主持人宣布比赛开始命令后,定时器开始计时,计数在显示器上显示。参赛选手10秒内抢答,抢答有效,定时器停止工作,显示器上显示选手编号和抢答时刻时间,并保持到主持人将系统清零为止。2工作原理2.1 抢答器总体框图设计(“图1”所示)2.2 工作原理接通电源后,主持人开关接低电平,抢答器处于禁止状态,组号显示器显示“0”。在主持人读完题目后,将开关接上电源,宣布开始“抢答”,计时器开始计时,选手在规定时间内抢答,显示器显示对应组号,计时器停止计时且禁止二次抢答。锁存器控制电路显示电路抢答按钮 优先编码器显示电路定时电路 图1 抢答器总体框图3基本组成3.1 计时模块10秒计时的逻辑图，如图2所示，由一片74ls161做成。把161做成模十的电路,开始时裁判清零,161置数为0110,取反后为1001,数码管显示为9。当裁判接高电平时,161从0110开始计数。在此其间若无选手抢答, 则抢答电路部分ENP端输过来“1”,161保持计数,直至1111,数码管显示从9到0, 此时输出端经过74ls20与ENT相连,计时停止,显示器显示为零。主持人清零,161再次置数。若在规定时间内有选手抢答,则抢答电路部分ENP端输过来0,使得161处于保持状态,计时停止,数码管显示当前时间。图2 10进制减法计数器3.2抢答模块图3 74ls148真值表四人抢答的电路, 如图4所示,该部分主要由两片74ls74实现抢答及锁存功能,74ls148实现显示功能,其中74为边沿触发,148为优先编码器,低电平有效。清零端由裁判控制,当裁判接低电平时,148输出A0A1A2为000显示器显示为0，如图3所示当I3I4I5I6分别单独为0时，输出为100,011,010,001对应显示器显示4,3,2,1实现了选手抢答显示其号码的功能，因此如图4所示连接芯片；当裁判接高电平时,选手开始抢答,在规定时间内若有选手抢答,74输出端经00与20将外部输入脉冲置为高电平,并输入到74的clk端,74锁存其余选手抢答无效,此时74相应输出为0,经148译码后数码管显示该选手编号。图4 四人抢答模块电路4设计步骤及方法第一步：设计总体思路。把电路分成计时、抢答电路两个模块，方便实验操作与验证、调试、纠错。第二步：设计计数器，即抢答倒计时。主要使用一片74LS161，实现90的计数。第三步：组装调试抢答器电路。第四步: 完成定时抢答器的联调,注意各部分电路之间的时序配合关系。然后检查电路各部分的功能,使其满足设计要求。5电路总体说明图 5 总电路图图6 时序仿真波行图如图5所示，总体电路由抢答和倒计时两个模块构成。两模块输入一个1HZ的同步脉冲,以实现电路显示按秒计时与选手编号的同步;裁判接至161的LOAD及74清零端,当其为低电平时,实现抢答模块清零和倒计时模块的置数,在这期间计时模块保持置数,抢答模块抢答无效,达到总控目的。除此以外,抢答模块通过148的GS端与计时模块161的ENP端相连,实现有人抢答,计时停止功能:裁判接高电平,计时开始,抢答模块有效,在计时有效时间内,若无人抢答,148的GS端输出为1,连接至倒计时模块,161保持计数,即倒计时部分显示计时继续;在计时有效时间内,若有人抢答,则148的GS端输出为0, 连接至倒计时模块,161停止计数并保持当前状态,即计时停止,数码管显示当前时间,同时74的clk端保持高电平实现锁存,其他选手此时抢答无效。一次抢答后,由裁判进行清零操作,为下一次抢答做准备。如图6所示,为总电路的时序仿真波行图。当裁判接低电平时161经门电路输出为1001,数码管应显示为9,此时148输出为111,由于148的I7引脚与裁判相连为低电平,因此数码管显示为零。以一号选手先抢答为例:当裁判为高电平时,经过1秒,一号选手抢答,此时电路封锁,161输出1000,计时部分数码管显示为8,抢答器部分,148输出为001,数码管显示为1。裁判保持高电平,161输出保持不变,即倒计时显示部分保持8不变,实现有人抢答计时停止,并保持当前值,仿真所得结果符合电路预期效果。6设计所用器材表1实验器材与数量所用器材数量74LS74芯片2片74LS161芯片1片74LS04芯片1片74LS00芯片1片74LS20芯片1片74LS148芯片1片面包板2片导线若干7小结这次的课程设计充分的把我所学的知识用到实践中,让我初步掌握了电路设计的基本方法:首先应该先设计好总电路图将各个功能细化本次实验我们将抢答器分为了2个部分，并分步完成。在实际连电路的过程中我们出现了问题抢答器锁存不了，后来经过同学老师的帮助了